打印
[Actel FPGA]

用Designer进行布局布线时,为什么会有端口的缺失

[复制链接]
1298|1
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
3B1105|  楼主 | 2010-5-30 13:27 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我写的一段程序,在对端口进行引脚分配时,找不到ctl这个输入端口,这是问什么啊?下面是我写的程序


module fenpin_clks(clk,rest,ctl,clk_s);
  input        clk,rest,ctl;
  output       clk_s;
  reg          clk_s;
  reg[25:0]     count;
  parameter    N_H = 48,N_L =48;
    always @ (posedge clk)
      if(! rest)
        begin
          count <= 1'b0;
          clk_s <= 1'b0;
        end
      else  if (ctl)
               begin
               if ( count < N_H/2-1)
               begin         
               count <= count + 1'b1;            
               end
               else
               begin        
               count <= 1'b0;
               clk_s <= ~clk_s;      
               end
               end
            else
               begin
               if ( count < N_L/2-1)
               begin         
               count <= count + 1'b1;            
               end
               else
               begin        
               count <= 1'b0;
               clk_s <= ~clk_s;      
               end
               end
endmodule

相关帖子

沙发
yelinggtx| | 2010-6-26 10:22 | 只看该作者
1# 3B1105

写代码养成个好习惯,见到Always块,最好用Begin...end块括起来,这段代码语法上没什么问题,ctl信号被综合器优化掉了,因为它为高位低结果一样,所以该信号不起作用,建议你设置成不同的参数

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

315

主题

1645

帖子

4

粉丝