本帖最后由 iC921 于 2010-10-16 13:14 编辑
经分析，lnak的图确实可以，而且只用一个IC。
我的理解是：因为计数器触发是下降沿↓触发，因此，由于二极管D1的嵌位作用，在低电平期间Q6输出高电平得以保持，直到第41个脉冲的上升沿↑到来后计数器才复位，而第41个脉冲下降沿↓到来时，进入下一周期的计数（分频）。
本方案巧妙地利用CLK脉冲边沿升降沿，确实是一个非常简练而又了不起的方案。我的方案与之相比，惟独波形（占空比）占优一些。
这个方案化无用边沿为有用边沿，很牛B，值得学习。现将图加在帖子中，以示景仰！
![]()
注1：图中D2我看不需要。
注2：输入脉冲的驱动能力或R1、R2的设置，应考虑CLK低电平期间能保证复位电平处于拉低状态。 |
楼主
