电路中共需要14路ADC，2路DAC，把STM32F103VE的模拟管脚用光了。
1. ADC分组。
ADC分为两组：
A组7路ADC需要精度较高，输入电压信号是相对VSSA地的电压信号。
B组7路ADC需要精度一般，输入电压信号是相对于VSS地的电压信号。B组用于采集功率执行部件的电流和电压信息。电流和电压信息是功率执行部件上的专用检测放大器的输出。
2. 电源结构
24V供给功率执行部件（PWM信号控制），24V经78xx系列得到VDD5V，VDD5V经过LM317得到VDD3.3V，24V、VDD5V、VDD3.3V共用VSS地，布局时把功率器件靠近24V电源输入，避免大电流经过远端的MCU芯片。
VDD和VSS分别经过两个电感滤波得到VDDA和VSSA，VREF+由VDDA经过TL431获得2.5V精密基准电压。
3. 输入管脚选择
选择了芯片同一侧的PC0～3和PA0～2作为A组的ADC输入管脚。它们之间是VDDA，VSSA和VREF+，VREF-的管脚。
4. 电路板接地的困惑。
为了避免干扰，把A组输入下方全部铺成VSSA，除此之外的部分（包括B组的ADC输入下方）铺成VSS。初步分析，如果没有B组的ADC和DAC影响，这样的铺地应该是不错的。
请问B组的ADC输入是相对于VSS的，是否会对A组的精度产生影响？我个人认为影响应该较小。请教大虾解惑。
这种铺地方法是不是目前功能设计需求下最佳的方法了？ |
楼主
标题置顶
标题高亮
