这个在数字电路中不是有介绍了? “时钟”是时序逻辑电路的必要条件,为什么? 因为时序逻辑电路和组合逻辑电路最大的区别是前者对电路的状态有存储能力,就是存储了在什么时候表现出什么状态,存储这种信息的东西正是存储器(ROM,RAM等)。那么不要时钟信号会怎么样?我们知道数字电路中含有大量的触发器,触发器翻转是需要一定时间的,当一个时钟脉冲到来时电路中的触发器按照存储器中的指引翻转,整个电路的触发器翻转时间不同,有的先完成翻转,有的后完成。一个时钟周期最短要保证电路中所有的触发器都完成翻转保持一个稳定的状态才能进行下次的时钟触发。如果没有时钟信号电路就会发生混乱,一次状态还没完成变换(所有的触发器没翻转完),先完成翻转的触发器又进行了下次的翻转,聪明的电子专业人士想想会怎么样? |