求教MC34063驱动NMOS管问题

发表于 2011-1-8 00:30

本帖最后由 PowerAnts 于 2011-1-8 00:34 编辑

这正是原图下面用MOS扩流电路图猪的地方，变压器电流都不流经检测电阻，将以最大占空比跑（跑一会停一会，打嗝），搭这个电路的人只能以失败告终，我看到这个图就想笑，估计连ST写这份datasheet的人，都没有搭过这个电路，只是想当然。

登录 · 发表于 2011-1-8 00:31

发表于 2011-1-8 01:03

若单独接一个电流反馈到7脚是否可行？

发表于 2011-1-8 01:06

34063太老了。

这玩意最大的问题就是它不是控制占空比的，而是用阻塞输出脉冲的方式来调整。害人啊~~~

发表于 2011-1-8 01:15

若单独接一个电流反馈到7脚是否可行？
a12345678 发表于 2011-1-8 01:03

可以的，但是大动干戈划不来，可靠性会下降，不如直接用LM2576HV-12，用两个等值电阻分压后再引到FB脚

发表于 2011-1-8 01:27

LM2576HV-12的效率多高？能达到90%吗？
若是这样，我就用LM2576HV-12。

发表于 2011-1-8 01:37

低电压（指比输入高不了多少的情况）比较悬。我没用过这种集成BJT的DC-DC，不了解真实情况。

不过从数据表中看，12V输入3.3V输出，3A的效率是75%，这里面因为继流二极管有0.5V的压降，二极管的损失为0.5/(3.3+0.5)=13.13%，而BJT导通损耗会有1V左右，这里又去了1/12=8.3%，说明开关损耗及控制损耗占了8.5%左右。24V输出情况下，继流管损耗仅有0.5/(24+0.5)=2%，开关管损耗在28V时有1/28=3.6%，45V下是1/45=2.2%，开关损耗的比例一般不会变，则应用下来效率可能可以做到86-88%左右。

发表于 2011-1-8 01:38

26楼：
总比你现在的电路效率高。

发表于 2011-1-8 02:09

谢谢。目前用34063+pnp管效率只有78%

发表于 2011-1-8 08:33

驱PNP管效率是最低的，因PNP的基极电流只能通过限流电阻消耗掉，由于三极管的离散性很大，饱和深度要到位，基极电流会比较大，这就占去了几个百分点，加上这种驱动方法无法提供反偏，连泄放基多途的少子都存问题，储存效应严重且下降沿很缓，关断损耗也很大

发表于 2011-1-8 13:37

这么麻烦，呵呵，可以考虑另外选择更符合要求的芯片啊

发表于 2011-1-9 17:48

昨天用PowerAnts推荐的电路作了试验，效率不过60%。今天作了修改后，效率达到85%

发表于 2011-1-9 17:49

不过还是谢谢PowerAnts的帮助

发表于 2011-1-9 17:53

那图俺没搭过，效率跟各种条件都有关系，电感，取样电阻，驱动，续流，布局等

发表于 2011-1-9 21:29

关键是34063的输出是三极管集电极OC，不是图腾柱，所以效果不佳。
再次感谢PowerAnts。
后来用2576做到89%效率，以后可能可以提高到90%，但是每提高1%都不容易。（2.2A）
下面将采用TI器件，将效率提高到95左右。
另外，用LT器件实现94%效率（1.2A）

发表于 2011-1-9 21:31

此外，需要做220VAC转24VDC电源，准备用TOP器件，不知能否达到85~90%效率？

发表于 2011-1-9 21:32

2576内是BJT，导通损耗不可忽视，并且少子器件的速度决定了开关损耗不能进一步降低。新型的芯片基本上都是内置P-MOS，或是具有自举驱动的N-MOS，导通损耗及开关损耗都很小。

发表于 2011-1-9 21:34

今天用TPS40200+PMOS做DC--DC转换（30V转24V），电源电压从0升高时，在0~12V范围内，输出跟随电压上升，但是超过12V以后，输出逐步降到0。不知原因。图是采用TI推荐的原图，几乎没有改变。

发表于 2011-1-9 21:36

电路是在单面试验板上搭接的。

求教MC34063驱动NMOS管问题

本帖子中包含更多资源

浏览过的版块

终身成就奖章

坚毅之洋流

十世金身

技术导师奖章

荣誉元老奖章

甘甜之泉水

技术新星奖章

偶尔光临

技术领袖奖章