打印

关于二维数组编译为什么会占用那么多逻辑单元

[复制链接]
2172|1
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
kevinleez|  楼主 | 2011-1-7 22:40 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我现在是CPU+CPLD的结构。我的CPLD链接1602的LCD,然后我在CPLD内开辟32个byte的ram空间作为1602液晶屏的显示buf。然后我的CPU通过地址线和数据线以及读写控制线对这个显示buf进行刷新即可。
中间对显示buf的操作,我把程序列出,各位帮我看看这样是不是有问题,这段程序加上去,编译结果,logic elements多了进400个,狂晕啊。(使用的是EPM1270T144).

input [13:0] cpld_addr;
inout [7:0] cpld_data;
input cpld_nwr;

reg[7:0] lcd_buf[31:0];
always @(posedge cpld_nwr or posedge reset)
  begin
  if(reset)
   begin

   end
  else
   begin
   if(cpld_addr[13:5] == 'd0)
         lcd_buf[cpld_addr[4:0]] = cpld_data;
   end
  end

相关帖子

沙发
sxhhhjicbb| | 2011-1-9 22:30 | 只看该作者
我只在大学用过CPLD,工作后全是用FPGA,一般是这样认为。CPLD是没有RAM空间的,所有在reg信号都是用LE实现的,你一个reg[7:0] lcd_buf[31:0];就需要32x8个reg信号。可以理解你的资源消耗。大学里用EPM1270T144做了一个电子钟,资源用光了。后来听说,CPLD用来做组合逻辑强。布线资源多。

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

46

主题

137

帖子

2

粉丝