发新帖我要提问
返回列表
打印

第一次来21ic，初学51 请教个问题

[复制链接]
1841|13
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
mimi2011|  楼主 | 2011-3-17 13:46 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
ic, ISO, IO, IO模拟, pi
想问下51or52单片机io模拟SPI的时候CLK  SI  SO三根线上要加上拉电阻吗？ 另外很多芯片都有一些片选（CS）之类的 是不是这些也要加上拉？谢谢...

使用特权

评论回复 赏

相关下载

相关帖子
沙发
ayb_ice| | 2011-3-17 14:08 | 只看该作者
对于输出一般要加,输入可以不加(当然也可以加),因为输入其实对应别人的输出,那是别人的事

使用特权

评论回复 赏
板凳
Jack602| | 2011-3-17 14:54 | 只看该作者
2# ayb_ice

哦...谢谢，我也学习了

使用特权

评论回复 赏
地板
mimi2011|  楼主 | 2011-3-17 14:55 | 只看该作者
2# ayb_ice
谢谢

使用特权

评论回复 赏
5楼
airwill| | 2011-3-17 20:03 | 只看该作者
由于标准 51 的准双向口特性, 用上拉电阻来增强输出口高电平的驱动能力.
输入倒是可以不加, 这也是因为准双向口的弱上拉能力.
如果有些 51 可以设置, 并置高阻状态时, 输出不需要上拉, 而输入则建议需要上拉.

使用特权

评论回复 赏
6楼
mimi2011|  楼主 | 2011-3-17 21:47 | 只看该作者
5# airwill 最后一句再解释一下？ 混了 混了   搅混了

使用特权

评论回复 赏
7楼
chunyang| | 2011-3-17 21:50 | 只看该作者
不用加，只有负载较重时才需要，但SPI接口或CS片选之类的都是高阻输入型，单片机的弱上拉IO均可直接驱动。

使用特权

评论回复 赏
8楼
mimi2011|  楼主 | 2011-3-17 22:02 | 只看该作者
7# chunyang

一般作为输入检测的IO是不是成高阻状态（OC）？

使用特权

评论回复 赏
9楼
chunyang| | 2011-3-17 22:10 | 只看该作者
不是，最常见的仍是弱上拉状态，弱上拉设计本身就是为了兼容输入和输出复用的需要，为此牺牲了高电平输出的驱动能力。另外，高阻输入状态和OC不是一回事，前者是输入结构，MOS管本身具有很高的输入阻抗，关闭弱上拉偏置后端口即成为高阻输入态。OC是输出结构，指晶体管的集电极开路，对于MOS工艺的IC而言，准确的称法应该是OD，即漏极开路输出。

使用特权

评论回复 赏
10楼
mimi2011|  楼主 | 2011-3-17 22:29 | 只看该作者
本帖最后由 mimi2011 于 2011-3-17 22:30 编辑

7# chunyang
您说的负载较重的情况指的是输入阻抗很低吗？  我还一直把负载较重理解成输入阻抗很高，

是不是您说错了，因该是负载较轻的情况下才加上拉吧

使用特权

评论回复 赏
11楼
batsong| | 2011-3-18 09:08 | 只看该作者
看你51的IO结构了，现在新的51单片机IO在低变高的时候会有两个时钟周期的强上拉，可以得到陡峭的上升沿

如果没有，可以加33K的上拉

使用特权

评论回复 赏
12楼
PKyjq| | 2011-3-18 09:59 | 只看该作者
ddd

使用特权

评论回复 赏
13楼
tcc8073| | 2011-3-18 12:54 | 只看该作者
加上拉电阻有的时候也有抗干扰的作用,加强驱动能力也是一个方面,一般建议加,特别是在工业控制的时候,电阻不值几个钱,不用那么省

使用特权

评论回复 赏
14楼
123jj| | 2011-3-18 13:26 | 只看该作者
在通讯速率较高时，加上拉电阻有助于提高抗干扰性，减少误码率~~~

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

mimi2011

0

主题

49

帖子

1

粉丝