打印

恳请大虾们帮忙解释一下指令SRAM和数据SRAM,拜托了

[复制链接]
1478|4
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
jg_ben|  楼主 | 2011-3-22 16:23 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我现在参与的一个项目是开发一个SoC的,在系统架构里设计了一个1MB大的指令SRAM和另一个容量未确定的数据SRAM,此外还外扩了一个SDRAM,我现在在编写这个SoC的BOOTLOADER,但是我遇到了一个问题,因为接触嵌入式底层不深,所以现在一脑浆糊。
    我想问一下那个指令/数据SRAM有什么作用,我们开发BOOTLOADER的时候需要对这两个SRAM进行操作么?我现在是基于U-BOOT进行修改,对于那TEXT_BASE的设置,我应该设置是的SDRAM的起始地址么?
    希望大家帮我理清一下,非常感谢!

相关帖子

沙发
jg_ben|  楼主 | 2011-3-23 10:08 | 只看该作者
自己顶一下,请问有人知道么?

使用特权

评论回复
板凳
盈安信科技| | 2011-3-23 10:55 | 只看该作者
自己仔细看看U-BOOT的地址分配吧,。

使用特权

评论回复
地板
jg_ben|  楼主 | 2011-3-23 11:41 | 只看该作者
我看过了,U-BOOT上基本上用的都是SDRAM,我见过的开发板上也没有区分指令/数据SRAM 3# 盈安信科技

使用特权

评论回复
5
jg_ben|  楼主 | 2011-3-25 14:11 | 只看该作者
过这两天阅读ARM926EJ-S技术参考手册,我已经明白这里的指令/数据SRAM的用途了,实际上这两个SRAM是连接在ARM核中一个称为紧密耦合存储器( Tightly-Coupled Memory (TCM) )。这个东西有点复杂,网上关于这个编程的资料也很少,具体怎么用,大家看手册了呵。以下是一部分摘录,具体参见ARM Technical Reference Manual
  The ARM926EJ-S processor enables low latency access to external memories using the  
Tightly Coupled Memory (TCM) interface. The term tightly coupled memory refers to  
the relationship between the ARM9EJ-S CPU core, and the operation of the memories,  
where there is a strong correlation between the instruction and data access activity of  
the ARM9EJ-S and the accesses made to external memory. This is in contrast to the  
accesses made to the AHB interfaces, that are relatively decoupled from the ARM9EJ-S  
core.
  TCMs are intended for storing certain types of critical code or data, where low latency,  
deterministic access is required. TCMs are not necessarily the best choice for all types  
of such code or data, if code or data exhibit a high degree of spatial or temporal locality  
better performance can be obtained by using cache memory.

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

0

主题

4

帖子

1

粉丝