在线求解

只看该作者 · 2011-6-1 22:14

module counter5 (clk,clr,q,cout);
input clk,clr;
output [5:1] q;
output cout;
reg [5:1] q;

always @ (posedge clk or negedge clr)
begin
if (clk) q=0;
else
q=(q=6'h32)?0:(q+1);
end

endmodule
------------------------------------------
求程序的解释，想知道程序完成计数的逻辑过程，，，

只看该作者 · 2011-6-1 22:33

监视时钟的上升沿，和clr的下降沿

如果时钟信号高电平  寄存器q=0

如果是低电平
检查q是否等于寄存器预置数 6‘h32
如果是  则将q置零
如果不是  q自加1

是不是这样？？？初学者  各位帮我看看程序是不是错的，错在哪里啊
谢谢啦

只看该作者 · 2011-6-1 22:35

是不是这样一直没法计数啊，因为时钟高电平 q=0
而计数就是数的时钟，这样计数永远都是0
无法继续
这样理解对不对啊，应该怎么改进呢？？

只看该作者 · 2011-6-1 22:46

本帖最后由 ljl86400 于 2011-6-1 23:44 编辑

module mod6_cnt(clk,rst_n,cnt_out);

input clk;
input rst_n;
out_put[2:0] cnt_out;
reg[2:0] cnt_out;

always @ (posedge clk or negedge rst_n)
begin
if(rst_n==1'b0)
      cnt_out<=3'b0;
else
if (cnt_out==3'b101)
      cnt_out<=3'b0;
   else
      cnt_out<=cnt_out+1;
end

endmodule
-----------------------------------
这个模六的二进制计数器和上面的那个程序有什么不一样的地方？？？

只看该作者 · 2011-6-2 12:08

对于四楼程序的解释：
当有“时钟上升沿”或者是“复位下降沿”出现时，判断复位的电平高低
是否“复位”低电平，是则为“计数器”置零
若“复位”高电平，继续判断“计数寄存器”内的数据是否大于101，二进制数，也就是“5”
如果是，则将寄存器清零
如果不是，则寄存器自加“1”

只看该作者 · 2011-6-2 12:38

本帖最后由 ljl86400 于 2011-6-2 13:11 编辑

所以要实现一楼的五位十进制计数器只需要将
always语句模块里的程序稍加改动，如下：
module mod6_cnt(clk,rst_n,cnt_out);

input clk;
input rst_n;
out_put[5:0] cnt_out;
reg[5:0] cnt_out;

always @ (posedge clk or negedge rst_n)
begin
if(rst_n==1'b0)
      cnt_out<=5'd0;
else
if (cnt_out==6'd50)
      cnt_out<=6'd0;
   else
      cnt_out<=cnt_out+1;
end

endmodule
----------------------------------------------
一个位宽为6，进制为十进制，计数50 的新的计数器

在线求解

相关下载

相关帖子

技术新星奖章