基于多DSP的雷达检测录取器的设计
【摘要】 介绍了以多片DSP和可编程器件可编程门阵列(FPGA)相结合构成的雷达检测录取单元，给出了系统的软件流程图，分析了实时处理的速度。用此方法设计的雷达检测录取器具有体积小、可靠性高、通用性强的优点。
【关键词】 多DSP，FPGA，雷达检测录取
1 引言 现代雷达的检测录取器不但要完成目标信号检测、回波信息的提取, 在三坐标雷达和一些机载、舰载雷达中还要求录取器对目标角信息进行预处理、完成距离解模糊等功能。因其实时性的限制，传统的检测录取器只能用硬件实现。由于雷达数据率的提高，带来了设备量的成倍增加及联调复杂的矛盾，很难适应现代雷达的各种需求。DSP芯片以高速、稳定、方便、价廉的特点，在信号处理、通信等许多领域得到了广泛的应用。本文所介绍的DSP检测录取单元，采用AD公司新推出的ADSP21060芯片与大规模可编程FPGA结合，硬件资源根据需要自由配置，内部运算由指令完成，系统级联后可适用于不同雷达的检测录取。采用这种检测录取单元大大减少了系统的设备量，缩短了研制周期，使产品可靠性更高，柔性更好，通用性更强。
2 检测录取的基本原理 检测录取是雷达的重要组成部分，检测录取工作的好坏，直接影响后级数据处理计算机对目标的跟踪质量，从而影响整个雷达的性能。图1是雷达检测录取的基本原理框图。
图1 检测录取的原理框图 雷达的检测录取，前级送来和、仰角差、方位差三个通道数据，每个通道又包含I、Q两个正交分量。检测录取的主要工作是对和支路回波信号进行信号积累和门限判别，如发现目标，则对仰角差支路和方位差支路的数据进行通道修正和测角运算，产生方位、仰角及距离的估值，数据结果录取缓存后送数据处理机。下面对检测准则的判定及方位仰角的运算作一简述。
2.1 目标检测准则的判定
目标检测器有多种类型，这里以相扫雷达为背景，用常规的二进制检测为例加以说明。检测门限的选值应保证在虚警概率Pfa一定的条件下，使检测概率Pd最大。
(1) (2) 式中：N为雷达扫描某波位的重复周期数，K为某距离单元判为有目标至少必需具有的过第一门限的个数，即第二门限的值，Pd1为单次照射周期检测概率，Pfa1为单次照射周期虚警概率。
从(1)、(2)式可以看出，检测性能既和Pd1 、Pfa1有关，又和第二门限K的值有关。而Pd1 、Pfa1是由第一门限决定的，根据迭代法求出以上K的值。在实际过程中,也可用经验公式表示为： (3) 二进制量化检测的具体过程为对雷达扫描波位内每个距离单元的所有重复周期过一次门限总数的统计，结果与K值比较，如大于等于K值，则判该距离上有目标。
2.2 目标方位及仰角的运算 当某距离上发现目标后，就必须对目标的角度进行估值运算。根据函数运算得到目标与波束中心偏移的仰角和方位增量及偏转方向。
设第i个目标采样输出值为：
IΣ(i):和支路I通道第i个目标输出值，QΣ(i):和支路Q通道第i个目标输出值；IΔα(i):方位差支路I通道第i个目标输出值，QΔα(i):方位差支路Q通道第i个目标输出值；IΔβ(i):仰角差支路I通道第i个目标输出值，QΔβ(i):仰角差支路Q通道第i个目标输出值；KΔα、KΔβ：方位差、仰角差支路对和支路的增益修正系数；FΔα〔x〕、FΔβ〔y〕：方位、仰角的角敏函数。
以和支路对差支路进行幅度归一化，经过通道修正后得到第i个目标方位与波束中心偏移值为： (4) 第i个目标仰角与波束中心偏移值为： (5) 偏移方向的确定：由于实际系统允许有一定相位误差，当(6)式的值小于90°时，偏移方向为同相；(6)式的值大于90°时，偏移方向为反相。 (6) 检测录取经过以上运算，将形成的点迹信息送数据处理，由计算机进行跟踪处理。
3 多DSP的雷达检测录取器硬件的实现
3.1 ADSP21060芯片简介 ADSP21060的主要特点：
.独立的并行运算单元：ALU乘法器、加法器和移位器都执行支持IEEE32位单精度浮点数的数据格式，运算全部为单周期指令，采用四级流水结构取指令运算，其浮点运算周期达到25ns～50ns，三部分可并行处理。
.片内双口SRAM：有4Mbit的片内SRAM，一个周期可同时完成读出与写入操作，可用于不同的代码和数据存储，可随机配置16位或32位、48位字宽和深度。
.DMA总线结构：10个DMA通道，可设置成2个串口、4个连接口、4个外部并口格式。
.可在时钟为20M-40M的速率下运行。
.哈佛结构总线：双数据线，程序指令，输入/输出口全并行运行。
3.2 系统硬件组成 从通用性考虑，采用ADSP21060芯片与大规模可编程FPGA及少量外围芯片组合一个高速检测录取单元。三坐标雷达一般有3个通道6路数据，分别为和支路（I、Q）、仰角差支路（I、Q）和方位差支路（I、Q）。如每个DSP处理单元接收处理一个通道的数据，则一部三坐标雷达只要三个DSP处理单元即可解决其检测录取的数据输入，目标回波信息录取缓存后，数据通过另一单元送出（图2）。四个处理单元的数据总线、地址总线、DMA总线、HOST界面并接即可实现一多DSP芯片系统。ADSP21060的HOST接口允许在使用少量附加硬件的情况下，完成芯片与标准微处理总线的连接，支持同步和异步数据传送，采用握手信号REDY来识别每一次传送的结束。HOST可以访问任何挂在总线上的芯片，这些芯片可以用芯选信号来选，又可采用存储器映射的方法。对于每片ADSP21060，均有10个DMA通道可设置，实现各处理单元间的数据传送。不论雷达检测录取内容如何变化，均可通过软件的编程来完成其功能。如雷达增加匿影通道等，可级联增加DSP处理单元。 |
图2 雷达检测录取的实现 高速检测录取单元如图3所示。在该单元内EPROM提供DSP所需的指令及对FPGA的编程加载，FPGA可根据需要编程为对外控制与接口电路。 FPGA上的I/O口与DSP芯片的数据与地址总线相连，数据通过FPGA与DSP数据总线进行交换，DSP芯片上的FLAG0～3可提供一些对外数据交换的控制信号。
|
图3 高速检测录取单元框图 3.3 系统DMA通道的定义
检测录取中各单元间的数据传输主要通过DMA总线进行。传统的中断传送方式是由CPU通过程序来传送数据的，每次还要作保护断点、保护现场等操作。这对高速外设和成组交换数据速度显得太慢。DSP芯片所具有的DMA总线方式传送数据，即直接存储器存取方式，确保了雷达系统的高实时性要求。DMA方式传送数据不通过CPU，而由外部设备和内存直接交换数据。ADSP21060可以在内部存储器、外部存储器与外设之间进行DMA操作，也可以在内部存储器和串口或连接端口间作DMA。此时，CPU将总线控制权交给DMA控制器，CPU只需对DMA控制器进行初始化，即该DMA通道的数据传送方向（读还是写）、数据存取内存的首地址、地址增量、传送字节数等，大大提高了数据的传送速率，节省了程序的运行时间。检测录取各单元的DMA通道定义见表1。 表1 检测录取的DMA通道定义 |
DMA通道 | DMA工作方式 | 数据传送方向 | 主 要 作 用 | 检测录取
单元1 | DMA1 | 并口数据线 | 输入 | 接收和支路（I、Q）数据 | | DMA2 | 连接口0 | 输出 | 向单元2送目标和支路信息 | 检测录取
单元2 | DMA1 | 并口数据线 | 输入 | 接收仰角差支路（I、Q）数据 | | DMA2 | 连接口0 | 输入 | 接收单元1来的目标和支路信息 | | DMA3 | 连接口1 | 输出 | 向单元4送目标仰角信息 | 检测录取
单元3 | DMA1 | 并口数据线 | 输入 | 接收方位差支路（I、Q）数据 | | DMA2 | 连接口0 | 输入 | 接收单元1来的目标和支路信息 | | DMA3 | 连接口1 | 输出 | 向单元4送目标方位信息 | 检测录取
单元4 | DMA1 | 并口数据线 | 输出 | 向数据处理送目标回波数据 | | DMA2 | 连接口0 | 输入 | 接收单元2来的目标仰角信息 | | DMA3 | 连接口1 | 输入 | 接收单元3来的目标方位信息 |
4 雷达检测录取器的软件设计
4.1 软件组成
检测录取软件主要根据系统要求编写相应的程序，每个检测录取单元实现部分检测录取功能，各个模块之间通过DMA通道实现数据传输。检测录取软件主要分为以下几部分：
.检测录取单元1：检测模块；
.检测录取单元2：仰角判别模块；
.检测录取单元3：方位判别模块；
.检测录取单元4：目标录取模块。
4.2 软件运算速度的估算
从以上可以看出，雷达检测录取的数据处理过程基本是流水作业方式。从运算量来看，显然角度判别模块的运算量最大，它要对雷达回波的每个重复周期都作角度判别、极性判别、通道修正等处理，是系统处理的瓶颈。下面对雷达最高处理能力作一估算：
该雷达主要有搜索与跟踪两种工作方式，当处于搜索方式时，前一级提供的最高数据速率假定为104MHz。在雷达工作整个作用距离内非每个距离单元都有目标，假定每波位目标数不超过50个，相对于某重复周期内每个目标的角度判别运算量最大约为600条单指令周期，则在最短重复周期下处理速度达到 10MIPS，可满足系统要求。当处于跟踪方式，在最短重复周期下处理能力必须达到12MIPS以上。由此可见，雷达重复周期的长短及单周期内目标数的多少受DSP芯片处理速度的制约，即处理速度越快，就可在较短的重复周期内对更多的目标进行角度处理。ADSP21060的处理能力最快能达到 40MIPS，因此满足该雷达的处理速度要求。
4.3 程序流程框图
图4～6 给出了检测模块、仰角判别模块及目标录取模块的程序流程图，方位判别模块的框图与仰角判别模块相似，在此略去。考虑到系统的实时性要求及程序的执行效率，运算量大的地方，如目标检测运算、角度判别等，用汇编语言编写。在高级语言编译器的支持下，在运算量不大的地方可采用高级语言。使用这种方法，既可缩短软件开发的周期，提高程序的可读性和可移植性，又能满足系统实时运算的要求。
|
图6 目标录取模块程序框图 5 系统的仿真及调试
DSP高速处理单元可实现6片DSP的级联，通过一个标准JATG口，用计算机对其中任一片DSP芯片实现仿真运行。JATG具体接口如图7所示。 |
图7 多DSP芯片的系统仿真连接 6 结束语
随着DSP技术的日臻成熟，它的应用已渗透到了各个领域，在雷达检测录取中的使用，充分体现出了DSP芯片在数据处理上速度块、体积小、灵活方便的优点。本文采用了多DSP实现雷达的检测录取，在系统中采用了高集成度、高速高性能的芯片，加上灵活多变的可编程结构，易于实现模块化设计，但因其速度快，时钟速率高达40MHz，在印制布线、系统接地设计、外设电缆的屏蔽等要充分考虑到电磁兼容性的影响。
|
| 
楼主
标题置顶
标题高亮
