怎样使用DSP的cache

只看该作者 · 2018-4-20 22:21

优异的cache性能很大程度上依赖于cache lines的重复使用

只看该作者 · 2018-4-20 22:21

传统的存储器主要由dram组成,它的工作速度较慢

只看该作者 · 2018-4-21 19:16

处理器中的cache是存放于处理器附近的高速存储器，它可以用来保存运算处理时的一些共有的指令，从而加速运算的速度。

只看该作者 · 2018-4-21 19:16

脏数据位指示当cache里面的数据被写操作修改时，而修改后的新数据还未被写入到主存储器中。最初脏数据位将被赋值为0。一旦当CPU对某列进行写操作时，脏数据位将变为1。

只看该作者 · 2018-4-21 23:08

当CPU的时钟增加到600MHZ时，只有当存储器的速度也增加到600MHZ时才不会发生访问等待的状态。

只看该作者 · 2018-4-21 23:08

cache是以局部时间地和空间地访问数据为基础的。因此极大的降低了对低速率的存储器访问，绝大多数数据访问都由高速cache存储器以CPU的工作频率服务于CPU。

只看该作者 · 2018-4-22 15:30

冲突不命中，关键在于重新编排数据的排列方式

只看该作者 · 2018-4-27 19:00

如果产生冲突不命中，关键在于重新编排数据的排列方式，从而使得最近时间数据能够映射到其他路中