设计通用的Ultra2 SCSI PCB

摘 要： 在高速逻辑设计中，需要考虑避免出现振铃、串扰等传输线现象。就此详细讨论了在Ultra2 SCSI单端和差分两种模式兼容下，其PCB的输出阻抗与连接电缆的两种阻抗的匹配问题，并介绍了在这样的高速逻辑系统中，PCB设计通常要考虑的一些其它问题。

关键词： Ultra2 SCSI Fast－40 印刷电路板 高速逻辑设计

小型计算机系统接口SCSI，可以以更高的数据传输速率串接7台或更多不同的外围设备。为了满足外围设备不断增加的速率要求，SCSI得到了长足的发展。表1显示了并行SCSI性能的改进过程，我们注意到SCSI 的性能几乎每５年提高一倍。SCSI 的最新版本是Ultra2，它的数据传输速率是Ultra的两倍，其中Wide Ultra2 SCSI 速率达到了80MB／s。

并行SCSI在改进性能时一直保持了向下和向上兼容。这样，使旧的设备能够继续使用，而新的设备也能工作于旧的SCSI版本下。现在并行SCSI的新版本Ultra2采用差分信号IO技术，称做低电压差分（LVD），这种技术可以达到非常高的传输频率。为了继续使用旧的单端（SE）SCSI，一些Ultra2 SCSI设备能够兼容单端和低电压差分模式。这样，它的印刷电路板（PCB）设计就很具有挑战性，因为，LVD电缆的差分阻抗是110～135Ω，而单端阻抗通常要低30％～40％，那么PCB对这两种情况应该能够兼容，也就是用于Ultra2 SCSI的PCB要能具有不同的输出阻抗来分别匹配连接电缆的差分阻抗和单端阻抗。

１ 迹线的特性阻抗

由于SCSI数据速率的提高，设计PCB就需要克服很多问题。其中随着传输速率的提高，布线的长度及其特性阻抗就开始变的非常重要。如果迹线的电器长度大于传输信号上升沿的一半，这条迹线就应被当作传输线来处理。这一临界电器长度可以用公式（1）来表示，式中Tr表示输出电压的上升时间，L表示迹线的电感，C表示迹线的总电容。采用Ultra2接口，对于1ns 的上升时间，临界电器长度通常近似为3.1 英寸，当迹线长度超过了3.1英寸时，迹线就应被当作传输线来对待，那么，其特性阻抗就应该与连接电缆的特性阻抗相匹配。否则，就会因为PCB和连接电缆的不匹配而出现振铃现象使信号质量受到极大影响。这样一来，在PCB的设计中，迹线的特性阻抗就成了一个重要问题，这也是我们下面需要详细讨论的问题。

对于信号来说PCB可以看作微波传输带或带状线或者兼而有之。它们的电特性是由它们的几何结构和材料特性决定的。图1显示了微波传输线的结构，它的特性阻抗可以用公式（２）来表示，式中Er是基片的相对介电常数。

图2显示带状线的结构，它的特性阻抗可以用公式（３）来表示。

当决定是使用微波传输带还是带状线时，要考虑PCB的层数和走线的复杂程度。在大多数情况下，微波传输带和带状线要混合使用。一旦单端阻抗确定后，差分阻抗就取决于PCB上两条迹线的间距。差分对的两条迹线具有相同的物理交叉和断面尺寸也是非常重要的。图3显示了一差分对迹线的结构，公式（４）显示了微波传输带的差分阻抗，其中Ｚ为单端阻抗。公式（５）显示了微波带状线的差分阻抗。

从前面的公式可以看出单端特性阻抗主要取决于迹线的宽度和厚度、基片的介电常数和厚度等因素。而差分阻抗则由单端阻抗、差分对的两条迹线之间的间距和差分对之间的对间距决定，而且布线应力求平行、对等，不要歪斜和出现直角转弯，以免改变阻抗。

满足多模式的关键是有正确的差分阻抗值，同时有正确的差分对单端的阻抗比。在满足公式（５）的情况下，差分对迹线的间距近似为基片厚度的5％时，差分对单端的阻抗比是1.35，符合我们的差分对单端阻抗比要求。这里5％并不小，因为为了满足单端阻抗要求，往往要选用较厚的基片，另外，差分对的对间距离也至少应为差分对的两条迹线间距的两倍以上，以减小差分对间的电容耦合和互感。单端和差分阻抗的实用范围为20～150Ω，典型值为50～110Ω，而可控阻抗电路板，其所有布线都可匹配在几个欧姆左右，通常单端阻抗能保持在50～80Ω。

２ 信号的终止

对于没有从PCB输出的传输线，在末端加入和传输线阻抗Z0相等的电阻ZL，能有效地排除传输线上的振铃。最普遍的方法是在接受端采用并联终止法，如图4(a)所示。这样，收端的反射系数PL＝（RL－Z0）/（RL＋Z0）就等于零，这意味着此时信号线上没有反射或失真，除了时延以外，这条线可看作一条直流电路。应当强调的是，不管器件位于传输线的任何位置，终止电阻都应放在线的末尾。在任何情况下也不能把信号线分成一个Ｔ型网，分送到几个器件中，而是应当把信号线弯曲地按顺序送给不同的器件。

图4(a)的一个主要缺点是使用＋3V电源。可以用戴维宁等效电路来表示RL和电源，如图4(b)所示，使系统运行在＋5V直流下，这样也能起到很好的作用，但会消耗额外的电能。

和以上两种方法相比，在图4(c)中采用一个电容串接在RL与＋5V之间来隔断直流消耗的方法可以减少电源的的消耗，也不必使用＋3V电源。电容为0.1μＦ的多层陶瓷电容，市场上已经出现了包含电容—电阻的组合件，通常为DIP封装。和在收段用并联终止技术相对的另一种方法是在发端采用串联终止，这里不再详细讨论。

无论何时，当传输线的延迟达到2TD＝TR时，必须考虑传输线的影响，即信号的变化时间TR小于等于信号到达收端、再反射、返回到发端的时间2TD。

３ 电容加载

在高速逻辑设计中，直流负载几乎不会出现问题，而交流负载则显得更加重要。高频段迹线的特性阻抗和传输时延取决于迹线的电容和电感。公式（６）显示了迹线的特性阻抗，公式（７）显示了迹线的传输时延。而在具体计算PCB的特性阻抗和传输时延时还需要考虑电容加载问题，电容加载会使阻抗减小，使传输时延加大。公式（８）显示了迹线的加载特性阻抗，变量Cd为附加电容，公式（９）显示了迹线的加载传输时延。在计算电路的电容时，必须意识到插槽和过孔的附加电容。通常，一个插槽的附加电容为2ｐF，而过孔为0.3～0.8ｐF。连接器的阻抗和长度也必须考虑。

为了确保器件规定的性能，器件所有负载的电容，包括信号线的分布电容，不应超过器件规定的电容负载。作为一条经验原则，为了达到最好的速度／负载性能，任何一个器件的最大负载不应超过4～6个器件。但是，市场上也有一些高反转速率的器件，具有较高的输出驱动能力。

设计高速印刷电路板还应该正确选择介电材料，介电材料的两个主要参数是介电常数和损耗正切。介电常数反映介质容纳电荷的能力，而损耗正切则意味着介质将耗散多少能量。常用的G－10和FR－4材料，相对介电常数为4～5，非常好的材料可以达到2～3。事实上，这意味着Ｇ－１０介电材料必须使用较厚的基片以减少电容。G－10材料足以支持到100MHz的信号，对于更高的频率，应考虑选用Teflon一类的材料，当然，这类材料比较昂贵。

可以说，设计出具有与SCSI接口电缆阻抗相当。并与其差分对单端阻抗比相同的印刷电路板是可行的。它能够在充分利用Ultra SCSI2的多模式技术的同时，使信号只有很小的畸变。

此外，对于类似Ultra2 SCSI这样的高速逻辑电路的系统设计，信号的反转速率已达到2～5V／ns，上升时间低于2ns（多数在1ns以下）。信号线

长度稍长一些就会出现传输线现象，例如振铃。通常，为了避免发生这种现象，必须采取下列相应步骤：

·线路板中分别使用地层和电源层；

·控制导线之间的距离以减少串扰；

·多使用去耦电容；

·注意交流负载；

·终止信号线以减少反射。

同时，还要遵守以下通用规则：

·迹线沿负载均匀分布，减小因不连续而产生的反射；

·关键信号走线避免直角转弯和T型分支；

·考虑插槽和过孔的附加电容；

·尽可能缩短连线；

·使用介电常数尽可能低的基片；

·使用多层PCB，有可能的话，使用阻抗受控的PCB；

·平衡走线长度，避免歪斜；

·缩短通过连接器的长度；

·器件要有去耦电容；

·在PCB板中，把高速器件和其它部分隔离，这样能简化板子的布局和减小高速的区域。