发新帖我要提问
12
返回列表
打印

版主帮帮忙：VHDL,verilog混合仿真碰到一个奇怪的现象

[复制链接]
楼主: edacsoft
手机看帖
扫描二维码
随时随地手机跟帖
21楼
edacsoft|  楼主 | 2011-11-16 10:01 | 只看该作者 回帖奖励 |倒序浏览
FRAME_READ没有强制类型转换，
modelsim中显示frame_rd_end是st1.
原图中我是后强制它为binary
产生frame_rd_end信号的代码
wire frame_rd_end;
assign   frame_rd_end = (v_cnt == V_FF_NUM - 1 && h_cnt_end && frame_mode == FULL_FRAME) || (v_cnt == V_HS_NUM-1 && h_cnt_end && frame_mode == HIGH_SPEED);
难道
if ( frame_rd_end )  
如果frame_rd_end是st1就不执行了？

使用特权

评论回复 赏
22楼
GoldSunMonkey| | 2011-11-16 22:34 | 只看该作者
FRAME_READ没有强制类型转换，
modelsim中显示frame_rd_end是st1.
原图中我是后强制它为binary
产生frame_rd_end信号的代码
wire frame_rd_end;
assign   frame_rd_end = (v_cnt == V_FF_NUM - 1 && h_cnt_end && fr ...
edacsoft 发表于 2011-11-16 10:01

那也不应该啊。

使用特权

评论回复 赏
23楼
GoldSunMonkey| | 2011-11-16 22:34 | 只看该作者
如果都是对的，那么那个图就应该跳转啊。

使用特权

评论回复 赏
24楼
edacsoft|  楼主 | 2011-11-17 17:09 | 只看该作者
猴哥
modelsim中显示st1是表示'1'吗？为什么显示不是'1'呢？

使用特权

评论回复 赏
25楼
GoldSunMonkey| | 2011-11-17 23:00 | 只看该作者
猴哥
modelsim中显示st1是表示'1'吗？为什么显示不是'1'呢？
edacsoft 发表于 2011-11-17 17:09

ST1我记得就是ST1, 具体值看你如何设置的了。
如果是设001,就是001

使用特权

评论回复 赏
26楼
jakfens| | 2011-11-18 11:39 | 只看该作者
马上注册一个akfens，哈哈
GoldSunMonkey 发表于 2011-11-14 17:16
。。。。。。。。是啊 无奈啊

使用特权

评论回复 赏
27楼
GoldSunMonkey| | 2011-11-18 11:44 | 只看该作者
:)

使用特权

评论回复 赏
12
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则