STM32高端测控方案@损伤探测器

1万 · 2019-9-15 17:48

用户通过M IG IP工具配置使用MCB硬核以实现对DDR的操作控制，即使对DDR SDRAM存储器的内部工作流程实现完全不理解也能轻松实现对DDR存储器的操作控制，MCB嵌入式硬核的运行速度远远快于FPGA逻辑中实现的类似“软”解决方案，提供保存了与存储器设备通信所需的有价值的FPGA逻辑资源和I/O资源，大大节省了FPGA开发过程中的资源浪费。MCB控制器主要由用户接口模块、控制模块、数据链路模块、时钟模块及物理层模块五部分组成。图4._5为MCB硬核控制器框图。

1万 · 2019-9-15 17:48

1万 · 2019-9-15 17:48

用户接口模块用于连接FPGA内部逻辑，是需要用户自己编写相应的逻辑接口代码实现的，是整个DDR模块开发控制的核心。用户编写FIFO接口的时序代码实现对接口的操作。存储器控制器模块主要实现对DDR的初始化和命令操作，实现DDR的主要读写时序和数据缓存交互。初始化实现DDR芯片的上电初始化配置、时序和引脚电阻校准;命令操作主要实现对相关命令FIFO ,读写FIFO传入的命令进行解读不进行对应操作。 MCB的FIFO数据读和写都有各自的参考时钟，可进行单独的读写配置，方便用户的操作。MCB通过对DCM时钟模块的调用实现各个FIFO独立工作时钟和控制器主频的配置。物理接口模块主要实现FPGA和DDR芯片的物理引脚连接。

1万 · 2019-9-15 17:49

MCB的用户接口由6个基本端口，在进行MCB控制器配置时则最多可配置为支持六个端口，有2 32-Bit Bidirectional+4 32-Bit Unidirectional, 4 32-BitBidirectional, 1 62-Bit Bidirectional+2 32-Bit Unidirectional, 2 64-BitBidirectional及1 128-Bit Bidirectional等五种配置方式，端口的配置方式可以改通过MIG工具提供的用户界面进行选择配置。图4.6为MCB硬核控制器单个双向端口的信号框图，图4.7为用户接口可能的端口配置。

1万 · 2019-9-15 17:49

1万 · 2019-9-15 17:50

对于DDR的开发，虽然Xilinx己经将DDR的控制器做成硬核集成到了芯片中，用户可以直接调用MIG工具生成IP核，可以不用了解DDR内部控制器的工作原理和时序流程，但是要设计出正确的MCB逻辑时序接口需要开发人员对相关FIFO的时序和操作控制命令进行较深入的学习理解。 MCB硬核用户接口信号包括:MCB模块控制器相关的时钟、复位、校准及自更新信号;用户配置的命令、数据读写通路;与DDR芯片连接的物理接口信号。关键信号及功能定义见表4.1-4.40

1万 · 2019-9-15 17:50

1万 · 2019-9-15 17:50

1万 · 2019-9-15 17:51

1万 · 2019-9-15 17:52

1万 · 2019-9-15 17:52

1万 · 2019-9-15 17:52

1万 · 2019-9-15 17:52

1万 · 2019-9-15 17:53

1万 · 2019-9-15 17:53

1万 · 2019-9-15 17:54

只看该作者 · 2019-9-15 20:08

感谢分享！了解一下

1万 · 2019-10-14 13:06

非常感谢楼主分享

1万 · 2019-10-14 13:09

非常感谢楼主分享

1万 · 2019-10-14 15:12

非常感谢分享