[技术求助] 什么叫“输入悬空”?

[复制链接]
2564|40
gygp 发表于 2020-1-4 20:21 | 显示全部楼层
输入端悬空就是输入端没有和其他任何电路连接
chenci2013 发表于 2020-1-4 20:21 | 显示全部楼层
电路中的输入端“悬空”表示输入端什么也不接
biechedan 发表于 2020-1-4 20:21 | 显示全部楼层
因为输入端悬空,说明输入的是高电平  
wangdezhi 发表于 2020-1-4 20:22 | 显示全部楼层
悬空的话会导致在系统运行阶段该接口会受到电磁干扰的影响
isseed 发表于 2020-1-4 20:22 | 显示全部楼层
TTL电路的输入端悬空为高电平
xietingfeng 发表于 2020-1-4 20:22 | 显示全部楼层
接线端子悬空的意思是引脚不接任何信号
suzhanhua 发表于 2020-1-4 20:22 | 显示全部楼层
悬空时可以看作是输入端接一个无穷大的电阻
mituzu 发表于 2020-1-4 20:22 | 显示全部楼层
coms门电路,空余输入端,不能悬空  
hellosdc 发表于 2020-1-4 20:23 | 显示全部楼层
为什么cmos输入端不允许悬空
uiint 发表于 2020-1-4 20:23 | 显示全部楼层
稍微有外来的干扰就会造成输入端电平不断变化
mituzu 发表于 2020-1-4 20:23 | 显示全部楼层
TTL门电路,悬空的输入端将等效为连接高电平  
gygp 发表于 2020-1-4 20:23 | 显示全部楼层
ttl电路输入端悬空相当于输入端为输入高电平,但不抗干扰。
suzhanhua 发表于 2020-1-4 20:23 | 显示全部楼层
当输入电阻大于IKΩ时,输入电平就变为阈值电压UTH即为高电平,所以相当于逻辑1。
chenci2013 发表于 2020-1-4 20:23 | 显示全部楼层
在这种情况下对应的输入端表示为“1”。  
xietingfeng 发表于 2020-1-4 20:24 | 显示全部楼层
悬空在数字逻辑电路中指逻辑器件的输入引脚既不接高电平,也不接低电平。
biechedan 发表于 2020-1-4 20:24 | 显示全部楼层
因为是与门电路,所以输出是1,即高电平。
isseed 发表于 2020-1-4 20:24 | 显示全部楼层
因为TTL内部电路的输入端是三极管发射极,当发射极悬空时,基极与集电极就会导通,与在输入端加电平是同样的效果
wangdezhi 发表于 2020-1-4 20:24 | 显示全部楼层
甚至极端情况会导致单片机被瞬间强干扰击穿
uiint 发表于 2020-1-4 20:24 | 显示全部楼层
输入引脚悬空,即使输入的电压很弱  
hellosdc 发表于 2020-1-4 20:24 | 显示全部楼层
TTL 门电路和CMOS门电路输入端悬空有什么区别  
您需要登录后才可以回帖 登录 | 注册

本版积分规则

快速回复 在线客服 返回列表 返回顶部
0