[MCU] DSP和FPGA的时钟信号如何产生?

[复制链接]
1396|38
i1mcu 发表于 2019-12-27 21:15 | 显示全部楼层
DSP输出时钟   
pmp 发表于 2019-12-27 21:15 | 显示全部楼层
是上升沿触发?         
mmbs 发表于 2019-12-27 21:15 | 显示全部楼层
先给FPGA一个时钟信号?  
lzbf 发表于 2019-12-27 21:16 | 显示全部楼层
DSP和FPGA相连都用EMIF接口
houjiakai 发表于 2019-12-27 21:16 | 显示全部楼层
FPGA内部有N个PLL电路  
youtome 发表于 2019-12-27 21:16 | 显示全部楼层
DSP用GPIO   
cemaj 发表于 2019-12-27 21:17 | 显示全部楼层
时钟要统一就可以   
jimmhu 发表于 2019-12-27 21:17 | 显示全部楼层
高端的FPGA大多内部已经集成了DSP硬核
youtome 发表于 2019-12-27 21:17 | 显示全部楼层
FPGA就用普通IO就行
51xlf 发表于 2019-12-27 21:17 | 显示全部楼层
控制总线,让dsp和FPGA通讯
houjiakai 发表于 2019-12-27 21:17 | 显示全部楼层
50M输入经过内部PLL电路4倍频,就可以得到200M的时钟。
i1mcu 发表于 2019-12-27 21:17 | 显示全部楼层
一般的GPIO就可以  
lzbf 发表于 2019-12-27 21:17 | 显示全部楼层
DSP直接产生不好吗?  
pmp 发表于 2019-12-27 21:17 | 显示全部楼层
干脆就给个周期时钟?  
1988020566 发表于 2019-12-27 21:17 | 显示全部楼层
PGA再把时钟这个给DSP吗?
mmbs 发表于 2019-12-27 21:18 | 显示全部楼层
这个时钟信号需要统一吗?  
jimmhu 发表于 2019-12-27 21:18 | 显示全部楼层
一般都是FPGA+ DSP 组成。  
cemaj 发表于 2019-12-27 21:18 | 显示全部楼层
FPGA内部集成锁项环,可以把外部时钟倍频
susceptibility 发表于 2019-12-29 10:35 | 显示全部楼层
用同一块有源晶振或者专门的时钟芯片
您需要登录后才可以回帖 登录 | 注册

本版积分规则

快速回复 在线客服 返回列表 返回顶部