滤波电容如何布线能减小干扰

登录 · 发表于 2020-2-15 15:25

本帖最后由畅想天子于 2020-2-15 15:27 编辑

图中的三个元件左--->右依次是 vin ，滤波电容（C)，负载RL
为降低滤波电容的ESL，引线长度尽量短。a图走线，与b图走线，大家感觉哪一个正确？

发表于 2020-2-15 23:11

如果是SMD 电容，将封装做成4只脚，滤波最干净。

发表于 2020-2-16 10:49

xch 发表于 2020-2-15 23:11
如果是SMD 电容，将封装做成4只脚，滤波最干净。

a,b两个电路图哪一个是正确的，我感觉资料描述，和配的电路图描述是冲突的

发表于 2020-2-16 23:00

滤波电容,就具有抗干扰作用. 这种走线往往难以达到的, 而地线也不会这么简单

发表于 2020-2-16 23:45

畅想天子发表于 2020-2-16 10:49
a,b两个电路图哪一个是正确的，我感觉资料描述，和配的电路图描述是冲突的

...

A走线，电容ESL大。但是电源走线的特征阻抗也大。一般辐射大，但不是绝对的
B走线,电容ESL小。但是电源走线的特征阻抗也小。一般辐射小。
很难说谁一定好。看具体EMC指标更加偏好哪一个。

发表于 2020-2-17 07:02

懂，就一个字。不懂，……

发表于 2020-2-17 10:18

谢谢大家的指点，我好想看懂了，按照资料的提示，b图是比较理想的画法，电容的引脚尽可能的端，正负极的走线尽可能的近

[PCB] 滤波电容如何布线能减小干扰