[DSP] TI DSP C6678的SAR成像系统!极其经典的应用!!!!

[复制链接]
3790|75
engineerDC 发表于 2020-2-22 13:55 | 显示全部楼层

第一次见到还有铁壳封装的??????
 楼主| 東南博士 发表于 2020-2-22 13:55 | 显示全部楼层
engineerDC 发表于 2020-2-22 13:55
第一次见到还有铁壳封装的??????

拜托!这不是铁壳!这是金属壳,也有可能是合金或者金属、铜的!
 楼主| 東南博士 发表于 2020-2-22 13:56 | 显示全部楼层

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?注册

×
 楼主| 東南博士 发表于 2020-2-22 13:57 | 显示全部楼层
各种总线的比较!PCI,  CPCI,  VME与VPX总线的对比!
 楼主| 東南博士 发表于 2020-2-22 13:59 | 显示全部楼层

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?注册

×
 楼主| 東南博士 发表于 2020-2-22 14:00 | 显示全部楼层
    1.采集控制板
    采集控制板以VitexSFPGA和TiDSPC6455为核心,主要完成高速ADC采集控
制、数据预处理、慢速ADC/DAC的控制、导引头时序控制等。
    2.信号处理板
    信号处理板以TMS320C6678为核心,基于高速串口SRIO的互联接口,主要
用来实现算法的处理。实现以TI最新高端8核DSP处理器TMS320C6678为核心点,
采用4片DSP TMS320C6678, 1片SRI。交换芯片CPS 1848,通过 Hyperlink, SRIO
接口实现DSP之间的通信,采用松藕合方式,每片DSP上都配有独立的外部存储
器,通过交换芯片实现任何两片DSP间的互连。
    3.无源背板
    背板的作用为实现各板卡间信号、电源的互连,通过控制信号线来与板卡进
行连接,实现系统扩展,组成功能和结构完整的信号处理系统。
    信号处理系统采用高速串口SRIO作为数据通道。SRIO接口是一个独立的从
模块但又可以在DSP内部作为一个主模块。具体意思是外部器件可以把数据写入
DSP而不需要给CPU产生中断和依赖DSP的EDMA。设计中,板间通过4x通道形
式可以达到最高12.SGbps的数据传输能力。
 楼主| 東南博士 发表于 2020-2-22 14:00 | 显示全部楼层

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?注册

×
Diyer2015 发表于 2020-2-22 14:01 | 显示全部楼层
感谢楼主分享!不好理解 太复杂的设计了!
 楼主| 東南博士 发表于 2020-2-22 14:04 | 显示全部楼层
弹载SAR实时成像处理算法流程

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?注册

×
 楼主| 東南博士 发表于 2020-2-22 14:05 | 显示全部楼层
    如图4.4所示,为整个弹载SAR成像处理算法的流程图。原始数据为在FPGA
中做完DDC后的图像数据,首先在距离向频域完成距离脉压,此时数据块在时域
且被截取,对其做多普勒中心估计、接着进行距离向的FFT、走动校正因子相乘、
IFFT,然后进行方位向FFT、距离向FFT、弯曲校正因子相乘、距离向IFFT和方
位向IFFT,这样就完成了整个距离向处理。随后对经过距离向的数据进行多普勒
调频率估计,通过多普勒调频率得到径向加速度参数。再者是方位向处理,操作
是对加速度信息进行曲线拟拟合,构造出相位补偿函数,进行方位向的FFT、高
次相位因子和高阶非线性变标因子的相乘、IFFT、剩余高次相位补偿因子和
Deramp因子的相乘、FFT,这样整个方位向的处理就完成了。通常为了使图像清
晰,还需要做多视处理、几何形变校正,最后对数据做量化处理。
    尤其关键的是方位脉压和多普勒中心搬移,涉及到高次相位的补偿和变标因
子的处理等。具体的程序处理必须考虑到弹载参数和弹道等问题,这也是整个成
像算法的关键所在。
 楼主| 東南博士 发表于 2020-2-22 14:09 | 显示全部楼层
    DSP C6678的编译器拥有强大的编译能力,能够快速高效地将C代码转成为
汇编代码。在DSP C6678实现整个弹载SAR成像算法,就必须依靠其强大的编译能
力,建立起实现整个算法所需的DSP底层库函数,同时也需要实现弹载SAR成像数
据在DSP内部和DSP与FPGA, DSP之间的通信工作。
MCUmaker1984 发表于 2020-2-22 14:10 | 显示全部楼层
感谢分享!太复杂!
 楼主| 東南博士 发表于 2020-2-22 14:11 | 显示全部楼层

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?注册

×
 楼主| 東南博士 发表于 2020-2-22 14:14 | 显示全部楼层

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?注册

×
 楼主| 東南博士 发表于 2020-2-22 14:15 | 显示全部楼层
    如图4.7所示,采集板中FPGA首先完成DDC和数据打包工作,等待DSP中的
GPIO信号拉高,表示高速串口SRIO已经准备好,于是将打包后的数据通过SRIO
总线,采用Doorbell的中断方式,传给DSP的MSMC存储区。DSP接收完数据后响
应Doorbell中断,在中断服务子程序中将标志位置to
    接下来就是数据的预处理和储存工作,处理板采用两片DSP C6678完成成像
处理,每片DSP C6678接收2048个脉冲。每片DSP采用。核接收数据包头和数据,
在主函数中判断标志位,置1时提取数据包头信息,然后开始距离脉冲压缩处理,
每个脉冲脉压后的数据截取中间的1024点,最后将数据搬移到DDR3中,并记录
收取的回波数,此时必须将标志位置0,为接收下个脉冲数据做准备。在此期间,
其他核必须等待核0接收处理完成数据,采用采用信号量控制!
    选择上面的方式接收数据,必须保证一个脉冲的距离压缩时间在一个重频对
应时间内。
    为了充分发挥DSP C6678 8核的处理能力,这里每个模块的成像处理采用了
将输入数据分为8块,8核并行处理对应的每一块数据,处理完成后将数据传输
的DDR3。
    这里需要注意的一点是在八核做完整个模块的处理后,对提取出来的参数信
息或者保留出来为后续处理使用的数据时,一定要注意缓存的一致性,确保每个
数据都写到它对应的实际物理地址。如果需要产生一些参数信息用作八核的算法
处理,只需要用其中的一个核去做就可以了,但必须保证整个参数信息或者数组
在共享内存中,注意它们的缓存一致性问题。
 楼主| 東南博士 发表于 2020-2-22 14:15 | 显示全部楼层

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?注册

×
 楼主| 東南博士 发表于 2020-2-22 14:16 | 显示全部楼层
多普勒雷达的计算

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?注册

×
 楼主| 東南博士 发表于 2020-2-22 14:18 | 显示全部楼层

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?注册

×
doit888 发表于 2020-2-22 14:18 | 显示全部楼层
这种是弹载导弹上面的应用吗?
 楼主| 東南博士 发表于 2020-2-22 14:18 | 显示全部楼层

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?注册

×
您需要登录后才可以回帖 登录 | 注册

本版积分规则

快速回复 在线客服 返回列表 返回顶部