【银杏科技ARM+FPGA双核心应用】STM32H7系列十五——SDIO

发表于 2020-2-26 16:04

本帖最后由 heart蓝色CD 于 2020-2-27 20:10 编辑

一、爆靓照
bbs.21ic.com/icview-2895340-1-1.html

二、实验简介
本实验基于ARM+FPGA超mini款iCore4T双核心板，核心板SDIO总线挂有一个TF CARD，可以用于图片，字库，固件等文件的存储。本实验将带你一步一步利用STM32CubeMx工具完成对SDIO总线的配置，实现对TF Card的初始化，然后调用读写函数对TF Card一个block进行读写操作来验证数据的存储。

三、资料包下载（实验源码+详细文档说明）
1、源代码

游客，如果您要查看本帖隐藏内容请回复

2、实验指导书

iCore4T实验指导书十六.pdf (1.15 MB, 下载次数: 71)
3、STM32CubeMx详细操作说明

iCore4T_CubeMX教程十六_SDIO.pdf (1.58 MB, 下载次数: 67)

发表于 2025-4-20 22:43

如果使用FreeRTOS实时操作系统，需要注意操作系统可使用的堆栈大小设置，最好设置得大一些，以避免内存不足的问题。

发表于 2025-4-20 22:11

支持UHS模式，最低写入速度30MB/s，最高读取速度95MB/s。

发表于 2025-4-20 21:43

检查CMD/DATA线上拉电阻

发表于 2025-4-20 21:32

数据线（DATA）建议使用等长走线，避免时序偏差。

发表于 2025-4-20 21:19

显著提升STM32H7系列SDIO通信的稳定性和效率。

发表于 2025-4-20 21:03

查询SD卡状态时，需要正确处理SD卡的响应指令1。

发表于 2025-4-20 20:46

上电后需等待eMMC/SD卡进入空闲状态（发送CMD0复位，延时至少74个时钟周期）。

发表于 2025-4-20 20:24

合理配置SDIO中断，以便及时响应SD卡或eMMC的各种事件

发表于 2025-4-20 20:12

在连续读写时，使用双缓冲避免等待传输完成

发表于 2025-4-20 19:58

信号完整性差、时钟频率过高、上拉电阻不足。

发表于 2025-4-20 19:39

DMA传输不完整

发表于 2025-4-20 19:19

地址线上的电阻焊接是否一致，如果焊接错误，会导致数据出现错乱。

发表于 2025-4-20 19:01

高速模式下（如SDR104，时钟50MHz），需使用差分时钟（CLK）和短线布局，减少信号反射。

发表于 2025-4-20 18:47

SDMMC1_D0引脚必须设置为上拉，因为SD卡初始化阶段是单数据线，需要SDMMC1_D0引脚线作为应答线。

发表于 2025-4-20 18:02

避免电源噪声干扰，SDIO接口附近建议放置去耦电容

发表于 2025-4-20 17:32

STM32H7的SDIO挂载在APB2总线，其时钟源需通过RCC配置

发表于 2025-4-20 17:16

在SD卡读写操作中，需要添加适当的错误处理机制，以确保在发生错误时能够及时处理和恢复。

发表于 2025-4-20 16:45

STM32H7系列的SDIO支持多种传输模式，如SPI模式、1位SD模式、4位SD模式和8位SD模式等。

发表于 2025-4-20 16:27

STM32H7的SDIO最大理论时钟为200MHz

发表于 2025-4-20 15:39

使用SDMMC_ICR寄存器清除错误标志。

[STM32H7] 【银杏科技ARM+FPGA双核心应用】STM32H7系列十五——SDIO

相关帖子

浏览过的版块

技术高手奖章

沉静之湖泊

突出贡献奖章

常驻人口

奔腾之江水

精英会员奖章

技术新星奖章

无冕之王奖章