本帖最后由 GoldSunMonkey 于 2012-1-2 18:26 编辑
ModelSim的配置
在上一节的仿真中，如果你在编译时出现如下错误：
** Error: D:/yuProj/modelsim/TextioTest/TestBench.vhd(34): Unknown identifier: read_mode
** Error: D:/yuProj/modelsim/TextioTest/TestBench.vhd(34): FILE declaration using 1076-1993 syntax. Recompile using -93 switch.
** Error: D:/yuProj/modelsim/TextioTest/TestBench.vhd(34): VHDL Compiler exiting
也许你会没有一点办法，你可能会问，我明明是照着书本上的例程，为什么会出现这些错误呢？其实，只
需动一动鼠标，改一下ModelSim的配置就可以了。在Workspace窗口中，我们在出错的文件
TestBench.vhd上点击右键，选择Properties，会出现如图所示的窗口，这里我们可以看到ModelSim
的目录之间的分割符为“/”，而DOS下目录的分割符为“\”，有点不同，我们点击VHDL选项卡，会
看到如图所示的界面，这里关键的地方是在Use 1993 Language Syntax前打勾，表示我们的设计在编
译时候按照VHDL’93的语法标准，打勾之后，你可以再编译一下，这次应该没有问题了吧。此外，在
图中，还可以设定什么情况下出现警告信息等选项。
|
楼主
