|
<br />这两个电容叫<U>晶振</U>的负载电容，分别接在<U>晶振</U>的两个脚上和对地的电容，一般在几十皮发。它会影响到<U>晶振</U>的谐振频率和输出幅度，一般订购<U>晶振</U>时候供货方会问你负载电容是多少。 <br /><U>晶振</U>的负载电容=[(Cd*Cg)/(Cd+Cg)]+Cic+△C式中Cd,Cg为分别接在<U>晶振</U>的两个脚上和对地的电容,Cic（集成电路内部电容）+△C（PCB上电容）经验值为3至5pf. <br />各种逻辑芯片的<U>晶振</U>引脚可以等效为电容三点式振荡器. <U>晶振</U>引脚的内部通常是一个反相器, 或者是奇数个反相器串联. 在<U>晶振</U>输出引脚 XO 和<U>晶振</U>输入引脚 XI 之间用一个电阻连接, 对于 CMOS 芯片通常是数 M 到数十 M 欧之间. 很多芯片的引脚内部已经包含了这个电阻, 引脚外部就不用接了. 这个电阻是为了使反相器在振荡初始时处与线性状态, 反相器就如同一个有很大增益的放大器, 以便于起振. 石英晶体也连接在<U>晶振</U>引脚的输入和输出之间, 等效为一个并联谐振回路, 振荡频率应该是石英晶体的并联谐振频率. 晶体旁边的两个电容接地, 实际上就是电容三点式电路的分压电容, 接地点就是分压点. 以接地点即分压点为参考点, 振荡引脚的输入和输出是反相的, 但从并联谐振回路即石英晶体两端来看, 形成一个正反馈以保证电路持续振荡. 在芯片设计时, 这两个电容就已经形成了, 一般是两个的容量相等, 容量大小依工艺和版图而不同, 但终归是比较小, 不一定适合很宽的频率范围. 外接时大约是数 PF 到数十 PF, 依频率和石英晶体的特性而定. 需要注意的是: 这两个电容串联的值是并联在谐振回路上的, 会影响振荡频率. 当两个电容量相等时, 反馈系数是 0.5, 一般是可以满足振荡条件的, 但如果不易起振或振荡不稳定可以减小输入端对地电容量, 而增加输出端的值以提高反馈量.<br /><br /><U>晶振</U>的标称值在测试时有一个“负载电容”的条件，在工作时满足这个条件，振荡频率才与标称值一致。一般来讲，有低负载电容（串联谐振晶体），高负载电容（并联谐振晶体）之分。在电路上的特征为：<U>晶振</U>串一只电容跨接在IC两只脚上的，则为串联谐振型；一只脚接IC，一只脚接地的，则为并联型。如确实没有原型号，需要代用的可采取串联谐振型电路上的电容再并一个电容，并联谐振电路上串一只电容的措施。例如：4.433MHz晶振,并一只3300PF电容或串一只70P的微调电容。<br /><br />常见的<U>晶振</U>大多是二只脚，3脚的<U>晶振</U>是一种集<U>晶振</U>和电容为一体的复合元件。由于在集成电路振荡端子外围电路中总是以一个<U>晶振</U>（或其它谐振元件）和两个电容组成回路，为便于简化电路及工艺，人们便研制生产了这种复合件。其3个引脚中，中间的1个脚通常是2 个电容连接一起的公共端，另外2个引脚即为<U>晶振</U>两端，也是两个电容各自与<U>晶振</U>连接的两端。由此可见，这种复合件可用一个同频率<U>晶振</U>和两个 100～200pF的瓷片电容按常规连接后直接予以代换。<br /><br />单片机<U>晶振</U>旁的2个电容是晶体的匹配电容，只有在外部所接电容为匹配电容的情况下，振荡频率才能保证在标称频率附近的误差范围内。<br /><br />最好按照所提供的数据来，如果没有，一般是30pF左右。太小了不容易起振。<br /><br />在某些情况下，也可以通过调整这两个电容的大小来微调振荡频率，当然可调范围一般在10ppm量级。<br /><U>晶振</U> 等效 于 电感/电容/内阻<br /><br /><img src="https://bbs.21ic.com/upfiles/img/20096/200963213949504.jpg"> <br /> <br /><B></B> <br /><B>晶体振荡器的选用原则</B> <br /> <br />本文介绍了一些足以表现出一个晶体<U>振荡</U>器性能高低的技术指标，了解这些指标的含义，将有助于通讯设计工程师顺利完成设计项目，同时也可以大大减少整机生产厂家的采购成本。<br /> 总频差：在规定的时间内，由于规定的工作和非工作参数全部组合而引起的晶体<U>振荡</U>器频率与给定标称频率的最大频差。 <br /> 说明：总频差包括频率温度稳定度、频率温度准确度、频率老化率、频率电源电压稳定度和频率负载稳定度共同造成的最大频差。一般只在对短期频率稳定度关心，而对其他频率稳定度指标不严格要求的场合采用。例如：精密制导雷达。 <br /> 频率温度稳定度：在标称电源和负载下，工作在规定温度范围内的不带隐含基准温度或带隐含基准温度的最大允许频偏。 <br /> fT=±(fmax-fmin)/(fmax+fmin) <br /> fTref ＝±MAX[｜(fmax-fref)/fref｜，｜(fmin-fref)/fref｜] <br />fT：频率温度稳定度(不带隐含基准温度) <br /> fTref：频率温度稳定度(带隐含基准温度) <br /> fmax ：规定温度范围内测得的最高频率 <br /> fmin：规定温度范围内测得的最低频率 <br /> fref：规定基准温度测得的频率 <br /> 说明：采用fTref指标的晶体<U>振荡</U>器其生产难度要高于采用fT指标的晶体<U>振荡</U>器,故fTref指标的晶体<U>振荡</U>器售价较高。 <br /> 几种电子系统使用的晶体<U>振荡</U>器典型频率温度稳定度指标见下表: <br /> 表中有一部分频率温度稳定度指标应是带隐含基准温度的频率温度稳定度指标，但没表示出来。 (1ppm=1×10-6；1ppb=1×10-9)。 <br /> 频率稳定预热时间：以晶体<U>振荡</U>器稳定输出频率为基准，从加电到输出频率小于规定频率允差所需要的时间。 <br /> 说明：在多数应用中，晶体<U>振荡</U>器是长期加电的，然而在某些应用中晶体<U>振荡</U>器需要频繁的开机和关机，这时频率稳定预热时间指标需要被考虑到（尤其是对于在苛刻环境中使用的军用通讯电台，当要求频率温度稳定度≤±0.3ppm(-45℃～85℃)，采用OCXO作为本振，频率稳定预热时间将不少于5分钟，而采用DTCXO只需要十几秒钟)。 <br /> 频率老化率：在恒定的环境条件下测量<U>振荡</U>器频率时，<U>振荡</U>器频率和时间之间的关系。这种长期频率漂移是由晶体元件和<U>振荡</U>器电路元件的缓慢变化造成的，可用规定时限后的最大变化率（如±10ppb/天，加电72小时后），或规定的时限内最大的总频率变化（如：±1ppm/（第一年）和±5ppm/（十年））来表示。 <br /> 说明：TCXO的频率老化率为：±0.2ppm～±2ppm（第一年）和±1ppm～±5ppm（十年）（除特殊情况，TCXO很少采用每天频率老化率的指标，因为即使在实验室的条件下，温度变化引起的频率变化也将大大超过温度补偿晶体<U>振荡</U>器每天的频率老化，因此这个指标失去了实际的意义）。OCXO的频率老化率为：±0.5ppb～±10ppb/天（加电72小时后），±30ppb～±2ppm（第一年），±0.3ppm～±3ppm（十年）。 <br /> 频率压控范围：将频率控制电压从基准电压调到规定的终点电压，晶体<U>振荡</U>器频率的最小峰值改变量。 <br /> 说明：基准电压为＋2.5V，规定终点电压为＋0.5V和＋4.5V，压控晶体<U>振荡</U>器在＋0.5V频率控制电压时频率改变量为-110ppm，在＋4.5V频率控制电压时频率改变量为＋130ppm，则VCXO电压控制频率压控范围表示为：≥±100ppm(2.5V±2V)。 <br /> 压控频率响应范围：当调制频率变化时，峰值频偏与调制频率之间的关系。通常用规定的调制频率比规定的调制基准频率低若干dB表示。 <br /> 说明：VCXO频率压控范围频率响应为0～10kHz。 <br /> 频率压控线性：与理想（直线）函数相比的输出频率-输入控制电压传输特性的一种量度，它以百分数表示整个范围频偏的可容许非线性度。 <br /> 说明：典型的VCXO频率压控线性为：≤±10%，≤±20%。简单的VCXO频率压控线性计算方法为(当频率压控极性为正极性时)： <br /> 频率压控线性＝±((fmax-fmin)/ f0)×100% <br /> fmax：VCXO在最大压控电压时的输出频率 <br /> fmin：VCXO在最小压控电压时的输出频率 <br /> f0：压控中心电压频率 <br /> 单边带相位噪声￡(f)：偏离载波f处，一个相位调制边带的功率密度与载波功率之比。
|
楼主
