发新帖我要提问
返回列表
打印

关于VHDL状态机实现的问题

[复制链接]
1429|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
风光无限|  楼主 | 2012-1-10 21:56 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
VHDL, 状态机, PROCESS, ce, 状态转移
我使用状态机比较喜欢用同步状态机，即状态转移部分的process使用clock'event，这样比较好读，状态综合为one hot类型。但是很多资料建议使用组合逻辑，不知道为什么？组合逻辑在process（）的括号中要列出组合变量，我觉得更容易出错。

使用特权

评论回复 赏

相关下载

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

风光无限

0

主题

3

帖子

1

粉丝