[技术问答] HC32L176 SPI 速度只能达到2M CLK间隔也不一致

[复制链接]
2174|6
 楼主| 迷惘186 发表于 2020-12-25 11:05 | 显示全部楼层 |阅读模式
HC, spi, gp, IO, GPIO
本帖最后由 迷惘186 于 2020-12-25 13:49 编辑

SPI 初始化代码
  1. stc_gpio_cfg_t GpioInitStruct;
  2.    
  3.     DDL_ZERO_STRUCT(GpioInitStruct);
  4.    
  5.     Sysctrl_SetPeripheralGate(SysctrlPeripheralGpio,TRUE);
  6.    
  7.     ///< SPI0引脚配置:主机
  8.     GpioInitStruct.enDrv = GpioDrvH;
  9.     GpioInitStruct.enDir = GpioDirOut;   
  10.     GpioInitStruct.bOutputVal = TRUE;

  11.     Gpio_Init(CV520_CS_PORT, CV520_CS_PIN, &GpioInitStruct);   
  12.     Gpio_Init(CV520_RST_PORT, CV520_RST_PIN, &GpioInitStruct);     
  13.     Gpio_Init(W25_CS_PORT, W25_CS_PIN, &GpioInitStruct);
  14.                                                                
  15.     Gpio_Init(SPI0_PORT, SPI0_CLK_PIN, &GpioInitStruct);            
  16.     Gpio_SetAfMode(SPI0_PORT, SPI0_CLK_PIN, GpioAf1);           ///<配置SPI0_SCK
  17.                                                                
  18.     Gpio_Init(SPI0_PORT, SPI0_MOSI_PIN, &GpioInitStruct);           
  19.     Gpio_SetAfMode(SPI0_PORT, SPI0_MOSI_PIN, GpioAf1);         ///<配置SPI0_MOSI
  20.                                                                
  21.     GpioInitStruct.enDir = GpioDirIn;   
  22.     GpioInitStruct.enPu = GpioPuEnable;
  23.     Gpio_Init(SPI0_PORT, SPI0_MISO_PIN, &GpioInitStruct);            
  24.     Gpio_SetAfMode(SPI0_PORT, SPI0_MISO_PIN, GpioAf1);         ///<配置SPI0_MISO
  25.    
  26.    
  27.     stc_spi_cfg_t  SpiInitStruct;
  28.    
  29.     ///< 打开外设时钟
  30.     Sysctrl_SetPeripheralGate(SysctrlPeripheralSpi0,TRUE);
  31.    
  32.     ///<复位模块
  33.     Reset_RstPeripheral0(ResetMskSpi0);
  34.    
  35.     //SPI0模块配置:主机
  36.     SpiInitStruct.enSpiMode = SpiMskMaster;     //配置位主机模式
  37.     SpiInitStruct.enPclkDiv = SpiClkMskDiv8;    //波特率:PCLK/2
  38.     SpiInitStruct.enCPHA    = SpiMskCphafirst;  //第一边沿采样
  39.     SpiInitStruct.enCPOL    = SpiMskcpollow;    //极性为低
  40.     Spi_Init(SPI_SPI0, &SpiInitStruct);
系统时钟初始化 HCLK48 PCLK 48
  1. ///<请注意根据外部晶振配置宏——[SYSTEM_XTH],如果使用PLL,XTH必须小于24MHz
  2. static void SystemClkInit_PLL48M_byXTH(void)
  3. {
  4.     stc_sysctrl_pll_cfg_t stcPLLCfg;   
  5.    
  6.     ///< 切换时钟前(根据外部高速晶振)设置XTH频率范围,配置晶振参数,使能目标时钟,此处为SYSTEM_XTH = 8MHz
  7.     Sysctrl_SetXTHFreq(SysctrlXthFreq4_8MHz);
  8.     Sysctrl_XTHDriverCfg(SysctrlXtalDriver3);
  9.     Sysctrl_SetXTHStableTime(SysctrlXthStableCycle16384);
  10.     Sysctrl_ClkSourceEnable(SysctrlClkXTH, TRUE);
  11.     delay1ms(10);
  12.    
  13.     stcPLLCfg.enInFreq    = SysctrlPllInFreq6_12MHz;    //XTH 8MHz
  14.     stcPLLCfg.enOutFreq   = SysctrlPllOutFreq36_48MHz;  //PLL 输出
  15.     stcPLLCfg.enPllClkSrc = SysctrlPllXthXtal;          //输入时钟源选择XTH
  16.     stcPLLCfg.enPllMul    = SysctrlPllMul6;             //8MHz x 6 = 48MHz
  17.     Sysctrl_SetPLLFreq(&stcPLLCfg);
  18.    
  19.     ///< 当使用的时钟源HCLK大于24M:设置FLASH 读等待周期为1 cycle(默认值也为1 cycle)
  20.     Flash_WaitCycle(FlashWaitCycle1);   

  21.     ///< 使能PLL
  22.     Sysctrl_ClkSourceEnable(SysctrlClkPLL, TRUE);   
  23.     ///< 时钟切换到PLL
  24.     Sysctrl_SysClkSwitch(SysctrlClkPLL);
  25. //    ///PCLK时钟分频4分频 12M
  26. //    Sysctrl_SetPCLKDiv(SysctrlPclkDiv4);
  27. }
68105fe556b3a5487.png

874115fe556fe4ac9d.png

已解决
逻辑分析仪采样设置的有问题
速度可以达到6M
358945fe57d4d6cc5e.png
martinhu 发表于 2020-12-25 11:25 | 显示全部楼层
SpiInitStruct.enPclkDiv = SpiClkMskDiv8;    //波特率:PCLK/2
你这个不是PCLK/2的分频吧???
 楼主| 迷惘186 发表于 2020-12-25 11:50 | 显示全部楼层
本帖最后由 迷惘186 于 2020-12-25 11:53 编辑
martinhu 发表于 2020-12-25 11:25
SpiInitStruct.enPclkDiv = SpiClkMskDiv8;    //波特率:PCLK/2
你这个不是PCLK/2的分频吧??? ...

8分频
48/8 也有6M
这个也没6M
之前是用的 PCLK 12M
分频是2 SPI理论速度应该是6M  
逻辑分析仪采集到的数据也是这样 只有2M 且间隙不一致
martinhu 发表于 2020-12-25 13:00 | 显示全部楼层
迷惘186 发表于 2020-12-25 11:50
8分频
48/8 也有6M
这个也没6M

你这个逻分采集对么?SPI都是1一个字节1个字节发的数据,怎么会有3个CLK一组的……
 楼主| 迷惘186 发表于 2020-12-25 13:36 | 显示全部楼层
本帖最后由 迷惘186 于 2020-12-25 13:50 编辑
martinhu 发表于 2020-12-25 13:00
你这个逻分采集对么?SPI都是1一个字节1个字节发的数据,怎么会有3个CLK一组的…… ...

是一个字节一个字节发的   频率在降低到2M以下时 clk就正常了 138155fe57a0eee95a.png

是我的逻辑分析仪设置的有问题的 采样率不够

martinhu 发表于 2020-12-25 13:55 | 显示全部楼层
迷惘186 发表于 2020-12-25 13:36
是一个字节一个字节发的   频率在降低到2M以下时 clk就正常了

是我的逻辑分析仪设置的有问题的 采样率不 ...

你把你的逻分的采样率设置高一点,然后试一下刚才的PCLK/8
Alohaq 发表于 2023-10-24 15:46 | 显示全部楼层
请问后面解决了吗?我这只能250K。。。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

2

主题

11

帖子

1

粉丝
快速回复 在线客服 返回列表 返回顶部