[技术问答] N9H20GPIO为什么上电为高?

[复制链接]
1152|12
 楼主| stormwind123 发表于 2021-1-8 16:02 | 显示全部楼层 |阅读模式
一直很纳闷,GPIO上电竟然是高电平。有没有办法解决,是不是要改动启动程序才能解决问题?
ufbycd 发表于 2021-1-9 16:20 | 显示全部楼层
GPIO未初始化时为浮空状态,在CMOS电路,浮空常常跟高电平等效。所有电子芯片都是这样的!
zhuotuzi 发表于 2021-1-9 19:07 | 显示全部楼层
没用过这个,不太清楚。
小灵通2018 发表于 2021-1-9 21:48 | 显示全部楼层
什么内核的
小灵通2018 发表于 2021-1-9 21:48 | 显示全部楼层
ARM9的?还是51单片机?
chenjun89 发表于 2021-1-14 19:03 来自手机 | 显示全部楼层
你可以修改默认值寄存器
lidi911 发表于 2021-1-16 14:19 来自手机 | 显示全部楼层
这个片子内部的寄存器默认值有关
名字是啥样 发表于 2021-1-16 15:59 | 显示全部楼层
IO口一定要进行初始化,不然的话,会有问题。
两只袜子 发表于 2021-3-5 09:51 | 显示全部楼层
外部HW去拉低
jcky001 发表于 2021-3-5 09:52 | 显示全部楼层

gpio internal pull high default enable
zhouyong77 发表于 2021-3-8 18:20 来自手机 | 显示全部楼层
不用的IO最好给他赋个值
BA20MW 发表于 2021-3-25 13:52 | 显示全部楼层
你好,问题是否已经解决。是的N9H20上电瞬间为高电平,如果要避免,建议把3.3V/1.8V做同时上电。Loader起来后去初始化所用GPIO的状态。如果因为上电瞬间的高电平影响外设,注意在IO口上加下拉电阻。希望能帮到你,谢谢
twjiang 发表于 2021-3-25 14:03 | 显示全部楼层
首先来了解一下上拉/下拉电阻的概念及作用

Usually, pull-ups are relatively weak (low amounts of resistance) so the processor can
drive a pulled-up I/O line to be low. The pull-up means that the signal on that line is
defined to be high even when the processor isn't driving it. A processor may have internal
pull-ups so that inputs to the processor have a default state even when unconnected.
Note that there are also pull-downs, which means resistors to ground. All of this applies to
them except that their default logic level is low instead of high.

通常,上拉电阻相对较弱(低阻值,弱上拉),处理器可以将上拉电阻的 I/O线拉低。“上拉”意味着即使处理
器在没有驱动该 I/O线时(比如开机默认为高就是这么来的!),此 I/O线上的信号表现为(定义为)高电位。某些处理器自带内部的上拉电阻是为了在外部即使没有器件输入连接到处理器时,能使该I/O线有一个缺省的默认值。理解了“上拉电阻”,“下拉电阻”自然就一目了然了。



twjiang: staff of Nuvoton Corporation
您需要登录后才可以回帖 登录 | 注册

本版积分规则

605

主题

3747

帖子

3

粉丝
快速回复 在线客服 返回列表 返回顶部