电容漏电问题

登录 · 发表于 2012-2-18 23:48

各位老师，
近来有一峰值采集电路，涉及到电容漏电问题。对现有的电解电容做了一下实验。
将220uF的电解电容接入TL082构成的跟随器回路中，然后用万用表量其输出端，看下降的时间。
电路见附件：

发表于 2012-2-18 23:53

图中对220UF电容开始加4V电压，随后断开，用万用表观察TL082输出端电压的变化。发现输出大概每秒下降1mV，经计算，即电容的放电电流大概为200pA。而TL082的偏执电流典型值为20pA（最高200pA)。
也就是说220UF电容本身漏电大概200pA？
有无办法使电容漏电更慢，即输出稳定的时间更长呢？
十分感谢！

发表于 2012-2-19 10:17

换用陶瓷电容，漏电流就几乎没有了。

发表于 2012-2-19 10:56

多谢NE5532大侠。
刚做了下试验，发现用3个104陶瓷电容并联，发现下降更快。于是进行计算，发现我前面计算错了，220UF电容放电为200NA，而非200PA。
刚试验中陶瓷电容放电速度大概每秒10mV，那么计算下来漏电流应该为1nA。

发表于 2012-2-19 10:57

三个104并联，那么每个评价的漏电流就是300PA的样子。

发表于 2012-2-19 11:22

三个104并联，那么每个评价的漏电流就是300PA的样子。
magic_yuan 发表于 2012-2-19 10:57

还有采样电容是尽量小，不是尽量大。

发表于 2012-2-19 11:24

本帖最后由 MCU52 于 2012-2-20 20:42 编辑

用楼主的电路，漏电阻R=-T/（LN（VO/E）*C），楼主用较长的时间后测量VO，
代入就可大致得出漏电阻了。这个也包括了与运放并联的输入电阻。当然了
FET的输入电阻几乎可忽略。
普通电解电容的漏电阻大是正常现象，而且频率阻抗特性也差。对于峰值保持
电容一方面要考虑漏电流外还要考虑导电吸收的引起的吸附效应，建议优选聚
苯乙烯，苯乙烯电容。如受成本制约一般的薄膜电容也不错。
不过容量的要求不知道能足楼主的要求，如果非得用大容量的话可以考虑电容池
漏了电容

发表于 2012-2-19 11:35

用楼主的电路，漏电阻R=-T/LN（VO/E），楼主用较长的时间后测量VO，
代入就可大致得出漏电阻了。这个也包括了与运放并联的输入电阻。当然了
FET的输入电阻几乎可忽略。
普通电解电容的漏电阻大是正常现象，而且频率 ...
MCU52 发表于 2012-2-19 11:24

还有温度因数，陶瓷的漏电是下来了，但是温度一变容量就变，只有C0G的陶瓷可以做到稳定，但是容量又上不去，所以楼主要认真分析自己的需求啊。

发表于 2012-2-19 12:03

换用薄膜电容（比如CBB的），漏电会很小。
我测试过一些10uF、22uF的，充电后放置半年，大部分电压下降不超过10%。
测试方法：充电后完全断开放置在干燥的地方，过段时间用冲击充电荷表充电，就可以看出下降。
所谓冲击电荷表，就是可以看出充电电荷有多少的表，而电荷多少就代表了电压差（电容一定时）。
最简单的冲击电荷表，就是一个模拟指针万用表，电压5V下可以用1V档，电源地与电容地接一起，电源+接表+，表-碰电容。把电容完全放电后，用电荷表充电，就可以通过指针摆动最大幅度看出整个5V（或4V）放电电荷有多大。如果指针打表或摆动太慢，说明电容大，可以在表上并联一个电阻（2k或更小）。过段时间再次用表充电，就可以由指针偏转看出放电了多少。如果一点也没放电，表的指针不动。

发表于 2012-2-19 12:13

对于新购置的电容，进行老化处理也是很有必要。

发表于 2012-2-19 17:00

多谢楼上各位。
由于微小的漏电流都会对电容的电压构成影响（因为要考虑到mV级），所以连万用表高阻抗直接悬空测试电容都将造成很大误差。这个图中用跟随器来尽量避免这种误差。
#NE5532大侠如果在PDK（峰值采集电路）中选用电容，容值是不应该大，因为考虑到系统的响应速度问题。不过我需要的测试电路结合PDK电路的特点，还要再加一些其他的结构进入已适应测试的要求，因此估计要选用大电容，可能是100UF级别。

发表于 2012-2-19 17:06

楼上几位对电容和PDK电路的理解开眼了。
lymex大侠的测试方法太N了。
吸附效应，查查资料先。

电容漏电问题

本帖子中包含更多资源

相关帖子

浏览过的版块

无冕之王奖章

奔腾之江水

七世轮回

技术奇才奖章

终身成就奖章

坚毅之洋流

十世金身

技术领袖奖章

精华达人奖章

湍急之河流

技术导师奖章