上升沿触发它的触发电压是如何定义的？

2万 · 2021-7-4 17:57

上升沿触发它的触发电压是如何定义的？

2万 · 2021-7-4 17:59

比如说TTL电平，是不是要5*90%=4.5V以上才算有一个触发呢？

2万 · 2021-7-4 18:01

TTL我记得是2V左右吧

1万 · 2021-7-4 18:52

问这个干嘛？datasheet 上没有吗？

1万 · 2021-7-4 18:54

在TTL门电路中，把大于3.5伏的电压规定为逻辑高电平，用数字1表示；把电压小于0.3伏的电压规定为逻辑低电平，用数字0表示。

2万 · 2021-7-4 18:56

在TTL门电路中上升沿是0—>1

2万 · 2021-7-4 18:59

看datasheet上的Vih
5V的TTL的Vih至少要2V，CMOS要3.5V。

2万 · 2021-7-4 19:00

不是达到这个值才会触发，而是达到这个值才是可靠的高电平，就单个器件来说，可能不到这个值就触发了。

1万 · 2021-7-4 19:02

应该是从低电平到高电平的一个变化过程,高/低电平的定义一般datasheet 都有.

1万 · 2021-7-4 19:04

这个,还需要一个时间,一般是几个CLK.

1万 · 2021-7-4 19:08

不同的电平触发点不一样。TTL/CMOS/ECL等等

1万 · 2021-7-4 19:10

芯片手册上有相关电气特性部分应该有说明的吧。

2万 · 2021-7-4 19:12

结贴了，多谢大家讨论这么多哈，呵呵

只看该作者 · 2023-3-6 22:11

要看你的电源是多大了，一般是电平到了电源的0.7倍后，就是高电平，就会是个上升沿的