STM32时钟树分析

在STM32F1中，有五个时钟源，为HSI、HSE、LSI、LSE、PLL。

①HSI: High Speed Internal 是高速内部时钟，RC振荡器，频率为8MHz。

②HSE: High Speed External 是高速外部时钟，可接石英/陶瓷谐振器，或者接外部时钟源，频率范围为4MHz~16MHz。

③LSI: Low Speed Internal 是低速内部时钟，RC振荡器，频率为40kHz。

④LSE: Low Speed External是低速外部时钟，接频率为32.768kHz的石英晶体。

⑤PLL: Phase Lock Loop 为锁相环倍频输出，其时钟输入源可选择为HSI/2、HSE或者HSE/2。倍频可选择为2~16倍，但是其输出频率最大不得超过72MHz。

• AHB和APB2域的最大频率是72MHZ。

• APB1域的最大允许频率是36MHZ。

• SDIO接口的时钟频率固定为HCLK/2。

• 40kHz的LSI供独立看门狗IWDG使用，另外它还可以被选择为实时时钟RTC的时钟源。

• 另外，实时时钟RTC的时钟源还可以选择LSE，或者是HSE的128分频。

• RTC的时钟源通过RTCSEL[1:0]来选择。

• STM32中有一个全速功能的USB模块，其串行接口引擎需要一个频率为48MHz的时钟源。该时钟源只能从PLL输出端获取，可以选择为1.5分频或者1分频，也就是，当需要使用USB模块时，PLL必须使能，并且时钟频率配置为48MHz或72MHz。

• 另外，STM32还可以选择一个PLL输出的2分频、HSI、HSE、或者系统时钟SYSCLK 输出到MCO脚(PA8)上。

  
  

系统时钟SYSCLK，是供STM32中绝大部分部件工作的时钟源，它可选择为PLL输出、HSI或者HSE，（一般程序中采用PLL倍频到72Mhz）在选择时钟源前注意要判断目标时钟源是否已经稳定振荡。Max=72MHz，它分为2路：
（1）1路送给I2S2、I2S3使用的I2S2CLK,I2S3CLK；
（2）另外1路通过AHB分频器分频（1/2/4/8/16/64/128/256/512）分频后送给以下8大模块使用：

• ① 送给SDIO使用的SDIOCLK时钟。
  • ② 送给FSMC使用的FSMCCLK时钟。
  • ③ 送给AHB总线、内核、内存和DMA使用的HCLK时钟。
  • ④ 通过8分频后送给Cortex的系统定时器时钟（SysTick）。
  • ⑤ 直接送给Cortex的空闲运行时钟FCLK。
  • ⑥ 送给APB1分频器。APB1分频器可选择1、2、4、8、16分频，其输出一路供APB1外设使用(PCLK1，最大频率36MHz)，另一路送给定时器(Timer2-7)2、3、4倍频器使用。该倍频器可选择1或者2倍频，时钟输出供定时器2、3、4、5、6、7使用。
  • ⑦ 送给APB2分频器。APB2分频器可选择1、2、4、8、16分频，其输出一路供APB2外设使用(PCLK2，最大频率72MHz)，另一路送给定时器(Timer1、Timer8)1、2倍频器使用。该倍频器可选择1或者2倍频，时钟输出供定时器1和定时器8使用。另外，APB2分频器还有一路输出供ADC分频器使用，分频后得到ADCCLK时钟送给ADC模块使用。ADC分频器可选择为2、4、6、8分频。
  • ⑧ 2分频后送给SDIO AHB接口使用（HCLK/2）。
    
  
  

在以上的时钟输出中有很多是带使能控制的，如AHB总线时钟、内核时钟、各种APB1外设、APB2外设等。
当需要使用某模块时，必需先使能对应的时钟。需要注意的是定时器的倍频器，当APB的分频为1时，它的倍频值为1，否则它的倍频值就为2。

• 连接在APB1(低速外设)上的设备有：电源接口、备份接口、CAN、USB、I2C1、I2C2、UART2、UART3、SPI2、窗口看门狗、 Timer2、Timer3、Timer4。注意USB模块虽然需要一个单独的48MHz时钟信号，但它应该不是供USB模块工作的时钟，而只是提供给串行接口引擎(SIE)使用的时钟。USB模块工作的时钟应该是由APB1提供的。
• 连接在APB2(高速外设)上的设备有：GPIO_A-E、USART1、ADC1、ADC2、ADC3、TIM1、TIM8、SPI1、AFIO
  

  watermark,type_ZmFuZ3poZW5naGVpdGk,shadow_10,text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3h1emhleGluZw==,size_16,color_FFFFFF,t_70.jpg (164.43 KB )

  下载附件

  2021-9-9 07:25 上传
  
  使用HSE时钟，程序设置时钟参数流程：
  1、将RCC寄存器重新设置为默认值 RCC_DeInit;
  2、打开外部高速时钟晶振HSE RCC_HSEConfig(RCC_HSE_ON);
  3、等待外部高速时钟晶振工作 HSEStartUpStatus = RCC_WaitForHSEStartUp();
  4、设置AHB时钟 RCC_HCLKConfig;
  5、设置高速AHB时钟 RCC_PCLK2Config;
  6、设置低速速AHB时钟 RCC_PCLK1Config;
  7、设置PLL RCC_PLLConfig;
  8、打开PLL RCC_PLLCmd(ENABLE);
  9、等待PLL工作 while(RCC_GetFlagStatus(RCC_FLAG_PLLRDY) == RESET)
  10、设置系统时钟 RCC_SYSCLKConfig;
  11、判断是否PLL是系统时钟 while(RCC_GetSYSCLKSource() != 0x08)
  12、打开要使用的外设时钟 RCC_APB2PeriphClockCmd()/RCC_APB1PeriphClockCmd()
  

下面是STM32软件固件库的程序中对RCC的配置函数(使用外部8MHz晶振)

下图是STM32F4系列的时钟树。

STM32的时钟源主要有：内部时钟、外部时钟、锁相环倍频输出时钟。内部时钟、外部时钟又分为告诉时钟、低速时钟。锁相环倍频输出时钟又主PLL时钟、PLLI2S时钟。具体如下图所示。
1、LSI低速内部时钟：由内部RC振荡器产生，频率为32kHz。如图区域①；
2、HSI高速内部时钟：由内部RC振荡器产生，频率为16MHz。如图区域②；
3、LSE低速外部时钟：一般由外部晶振提供，频率为32.768kHz。如图区域③；
4、HSE低速外部时钟：一般由外部晶振提供，频率为4~26MHz。如图区域④；
5、主PLL时钟：由HSE或HSI提供。如图区域⑤；
6、PLLI2S时钟：由HSE或HSI提供。如图区域⑥；

我们已经知道了各个时钟源的输入，那么有了输入的时钟源，各个时钟源又是分别输出给哪些外设工作。我们分别从时钟源输入处开始，根据走线和结点，寻找到相应的输出。对应编号如下图中所示。
1、LSI低速内部时钟：供给独立看门狗⑴、实时时钟RTC⑵
2、HSI高速内部时钟：供给系统时钟⑸、时钟输出1MCO1⑷、主PLL时钟⑹、PLLI2S时钟⑺
3、LSE低速外部时钟：供给实时时钟RTC⑵、时钟输出1MCO1⑷
4、HSE低速外部时钟：供给系统时钟⑸、实时时钟RTC⑵、主PLL时钟⑹、PLLI2S时钟⑺、时钟输出1MCO1⑷、时钟输出2MCO2⑶
5、主PLL时钟：供给系统时钟⑸、外设时钟⑻、时钟输出1MCO1⑷、时钟输出2MCO2⑶
6、PLLI2S时钟：：供给I2S时钟⑼、时钟输出1MCO1⑷、时钟输出2MCO2⑶

HSI、HSE、主PLL时钟都可以供给系统时钟⑸，STM32的很多外设是挂载在AHB、APB总线桥上的，这些外设的时钟又是怎么样的，这就和系统时钟的流向有关了，系统时钟的流向分析如下：
1、供给时钟输出2MCO2⑶
2、供给以太网PTP时钟⑽
3、经AHBPRESC预分频器⑾后：HCLK到AHB总线、内核、存储器和DMA⒁，到Cortex系统定时器⒂，自由运行时钟⒃
4、经AHBPRESC预分频器⑾、APBxPRESC预分频器⑿后：供给APBx外设时钟⒄
5、经AHBPRESC预分频器⑾、APBxPRESC预分频器后⑿，再经倍频条件判断⒀处理后：供给APBx定时器时钟⒅

voidRCC_PLLConfig(uint32_tRCC_PLLSource,uint32_tPLLM,uint32_tPLLN,uint32_tPLLP,uint32_tPLLQ);
RCC_PLLSource为PLL的时钟源选择, 可选择为RCC_PLLSource_HSE或者RCC_PLLSource_HSI.
这里的PLLM, PLLN, PLLP, PLLQ便指的是上述的几个分频器的分频因子.
并且这些分频因子取值是有限制如下:
2 <= PLLQ <= 15
2 <= PLLM <= 63
192 <= PLLN <= 432
PLLP 只能是2, 4, 6, 8其中之一.
其中PLLN就是PLL的倍频倍数N.
并且, PLL之后得到的频率不得超过器件的限制频率.

举个实际的例子, 外部晶振为8MHz, 我们想让CPU运行于168MHz, 该怎么配置?
因为PLLM最小只能是2, 所以选择PLLM为2.
这里8MHz的HSE被PLLM二分频后只有4MHz了.
PLLP最小也只能是2, 我们所需要的SYSCK为168MHz, 所以从VCO出来的频率为168 * 2 = 336MHz.
则倍频倍数N为336 / 4 = 84, 所以PLLN为84.
PLLQ是USB OGT FS的时钟, 固定为48MHz, 所以预分频因子为336 / 48 =7.
则PLL配置函数应该为:
RCC_PLLConfig(RCC_PLLSource_HSE,2,84,2,7);

当然只使用这一句就不可能让PLL工作的, 还需要配合其它配置才行.

1、一个外设有多个时钟源：可以根据需要选择相应频率的时钟源。
2、分层、分开控制外设时钟：使得各个外设的时钟都是可控的，各个外设有对应的时钟控制开关，实际应用过程根据需要开启相应外设时钟，不需要的外设时钟不开启，可以降低功耗。