21ic电子技术开发论坛 › 综合技术交流 › EDA 技术 › Verilog与VHDL的混合模块例化
12
返回列表 发新帖我要提问

[Verilog HDL] Verilog与VHDL的混合模块例化

[复制链接]
14570|40
hudi008 发表于 2021-9-28 22:55 来自手机 | 显示全部楼层
本帖最后由 gaochy1126 于 2021-9-28 23:29 编辑

相当全的资料，很适合初学者 。                                
回复

收藏 举报

qiufengsd 发表于 2021-9-28 22:55 来自手机 | 显示全部楼层
本帖最后由 gaochy1126 于 2021-9-28 23:29 编辑

谢谢你共享的资料。                                 
回复

收藏 举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

快速回复 在线客服 返回列表 返回顶部