arm7 伪中断问题请教？

只看该作者 · 2012-3-20 13:03

最近在LPC2148上移植UCOS，发现了ARM7里所谓伪中断问题！
想知道各位在ARM7中使用OS是如何避免伪中断的。

2万 · 2012-3-20 14:14

到我的博客查看一下

只看该作者 · 2012-3-20 20:18

嗯，去楼上的博客里看了下，是使用软中断的方式来进行关中断处理。
而目前UCOS官方的方法是使用如下方法：
CPU_SR_Save
      MRS    R0, CPSR

CPU_SR_Save_Loop
                                                            ; Set IRQ & FIQ bits in CPSR to DISABLE all interrupts
      ORR    R1, R0, #CPU_ARM_CTRL_INT_DIS
      MSR    CPSR_c, R1
      MRS    R1, CPSR                                     ; Confirm that CPSR contains the proper interrupt disable flags
      AND    R1, R1, #CPU_ARM_CTRL_INT_DIS
      CMP    R1,    #CPU_ARM_CTRL_INT_DIS
      BNE    CPU_SR_Save_Loop                               ; NOT properly DISABLED (try again)
      BX    LR                                           ; DISABLED, return the original CPSR contents in R0

CPU_SR_Restore                                                 ; See Note #2
      MSR    CPSR_c, R0
      BX    LR
UCOS官方的这种方法确实可以解决关中断的问题，但是对于向量中断器可能还会无法识别中断源！
对于伪中断程序不知如何去写？

arm7 伪中断问题请教？

相关下载

相关帖子

技术高手奖章

以坛为家

核心会员奖章

坚毅之洋流

十世金身

技术领袖奖章