102
1061
3276
中级工程师
使用特权
4668762bab0a681551.png (22.08 KB )
下载附件
2022-6-28 15:41 上传
3652862bab14454b27.png (108.15 KB )
2022-6-28 15:44 上传
2534462bab45d46230.png (380.49 KB )
2022-6-28 15:57 上传
3766562bab4a28366c.png (448.34 KB )
2022-6-28 15:58 上传
关注SYSCTRL0寄存器即可,BIT7:5是选择SystemCLK哪个时钟源,BIT10:8选择SystemCLK到HCLK的分频值,BIT12:11选择HCLK到PCLK的分频值
3
1107
3336
和下土 发表于 2022-6-28 16:06 那么问题来了,当前工程配置的PCLK为多少呢,虽然根据表格明显应该是4MHz,查看时钟结构图如下 ...
5704762babd1f89b3a.png (233.76 KB )
2022-6-28 16:34 上传
5124062babd575a4ea.png (13.72 KB )
2022-6-28 16:35 上传
void SystemInit(void) { M0P_SYSCTRL->RCL_CR_f.TRIM = (*((volatile uint16_t*) (0x00100C22ul))); M0P_SYSCTRL->RCH_CR_f.TRIM = (*((volatile uint16_t*) (0x00100C08ul))); SystemCoreClockUpdate(); _HidePinInit(); } uint32_t SystemCoreClock = 4000000; //add clock source. void SystemCoreClockUpdate (void) // Update SystemCoreClock variable { SystemCoreClock = Sysctrl_GetHClkFreq(); }
7259562bac38a9e4a8.png (276.67 KB )
2022-6-28 17:02 上传
发表回复 本版积分规则 回帖后跳转到最后一页
0
扫码关注 21ic 官方微信
扫码关注嵌入式微处理器
扫码关注21ic项目外包
扫码关注21ic视频号
扫码关注21ic抖音号
本站介绍 | 申请友情链接 | 欢迎投稿 | 隐私声明 | 广告业务 | 网站地图 | 联系我们 | 诚聘英才 | 论坛帮助
京公网安备 11010802024343号