STM32F103ZET6的时钟系统RCC配置

只看该作者 · 2023-1-26 12:36

家人们，今天分析了一下手头ZET6开发板的时钟配置过程，记录一下下：

根据正点原子的《库函数开发指南》，时钟系统可以用时钟树来表示：

一共有HSE（高速外部时钟4-16M，正点原子开发板是8M）、HSI（内部高速时钟8M）、LSE（低速外部时钟32.768kHz）、LSI（内部低速时钟40kHz）四个时钟源。

只看该作者 · 2023-1-26 12:38

一般大多数外设都需要用到System时钟，而System时钟（以下称SYSCLK）的时钟源只能是高速时钟（HSE、HSI）。注意PLL锁相环在时钟系统里主要起到倍频的功能。

正点原子的STM32F103ZET6开发板用到的时钟系统是：

HSE（8M）---> PLLXTPRE不分频（8M） ---> PLL9倍频（72M） ---> SYSTEM（72M） ---> AHB不分频（72M） ---> APB1 2分频（36M）【定时器2-7 2倍频（72M）】

---> APB2 不分频(72M) 【定时器1和8不倍频（72M）】、ADC（MAX = 14M）等等

只看该作者 · 2023-1-26 12:50

下面浅要分析单片机开机以后时钟系统初始化的过程：

根据start_up启动文件可以看到，STM32在开机的时候会先进行SystemInit初始化，再进入到main中，SystemInit初始化就是用来处理系统时钟的

这里主要用到了三个寄存器：RCC_CR、 RCC_CFGR、 RCC_CIR

只看该作者 · 2023-1-26 12:51

RCC_CR寄存器：

只看该作者 · 2023-1-26 12:54

只看该作者 · 2023-1-26 12:59

从表格可以看出，CR寄存器包括3个PLL使能位（PLLxON）以及对应PLL的就绪标志位（只读）、时钟安全系统使能位（CSSON）印象中好像是用来监听HSE的、外部高速时钟旁路HSEBYP、外部高速时钟就绪标志位（HSERDY）（只读）、外部高速时钟使能（HSEON）、八位的内部高速时钟调整（数值好像跟厂商有关？）、内部高速时钟调整（HSITRIM）、内部高速时钟就绪标志位（HSIRDY）、内部高速时钟使能（HSION）

CR寄存器的default值为0x0000 XX83，二进制表示为0000 0000 0000 0000 XXXX XXXX XXXX XXXX 1000 0011

含义：3个PLL均关闭，外部高速振荡器不旁路，不监听，HSE关闭，使能HSI

只看该作者 · 2023-1-26 13:02

RCC_CFGR寄存器：

只看该作者 · 2023-1-26 13:09

RCC_CFGR寄存器用来配置：MCO输出的时钟信号、OTG预分频（用于确定USB时钟源，保证其获得48M时钟）、PLL倍频系数、PLLXTPRE分频系数、PLL输入时钟源（PLLSRC）、ADC预分频、APB2预分频系数、APB1预分频系数、AHB预分频系数、系统时钟指示位【只读】（SWS）、系统时钟切换（SW）

RCC_CFGR的default值为0x00，含义为：MCO默认没有输出，USB时钟由PLL 2倍/3（所以要保证PLL为72M），PLL默认不倍频、PLLXTPRE不分频、PLLSRC默认选择HSI的2分频、ADC时钟为PCLK 2分频，HCLK（AHB）不分频、APB1|2不分频

只看该作者 · 2023-1-26 13:10

CIR寄存器：

只看该作者 · 2023-1-26 13:12

CIR的默认值为0x00，该寄存器用于使能RCC相应中断和储存一些中断标志位。

只看该作者 · 2023-1-26 13:13

注意，我们在新建工程的时候在工程选项卡中添加了宏定义：

只看该作者 · 2023-1-26 13:26

代码存在于stm32f10x_rcc.c的SystemInit（）函数体中

复制

     RCC -> CR |= (uint32_t)0x00000001;

 

  /* Reset SW, HPRE, PPRE1, PPRE2, ADCPRE and MCO bits */

#ifndef STM32F10X_CL

  RCC->CFGR &= (uint32_t)0xF8FF0000;

#else

  RCC->CFGR &= (uint32_t)0xF0FF0000;

#endif /* STM32F10X_CL */   

  

  /* Reset HSEON, CSSON and PLLON bits */

  RCC->CR &= (uint32_t)0xFEF6FFFF;

 

  /* Reset HSEBYP bit */

  RCC->CR &= (uint32_t)0xFFFBFFFF;

 

  /* Reset PLLSRC, PLLXTPRE, PLLMUL and USBPRE/OTGFSPRE bits */

  RCC->CFGR &= (uint32_t)0xFF80FFFF;

只看该作者 · 2023-1-26 13:29

CR的bit0置1，CFGR寄存器为在和0xF8FF0000相与后依然是0x00，CR寄存器的bit24（PLLON）清零（PLL关闭），CSSON（bit19）清零（关闭监听）、HSEON（bit16）清零（关闭HSE）、HSEBYP（bit18）清零（HSE不旁路）

复制

#ifdef STM32F10X_CL

  /* Reset PLL2ON and PLL3ON bits */

  RCC->CR &= (uint32_t)0xEBFFFFFF;

 

  /* Disable all interrupts and clear pending bits  */

  RCC->CIR = 0x00FF0000;

 

  /* Reset CFGR2 register */

  RCC->CFGR2 = 0x00000000;

#elif defined (STM32F10X_LD_VL) || defined (STM32F10X_MD_VL) || (defined STM32F10X_HD_VL)

  /* Disable all interrupts and clear pending bits  */

  RCC->CIR = 0x009F0000;    //清除所有中断标志位、禁止所有时钟中断源

 

  /* Reset CFGR2 register */

  RCC->CFGR2 = 0x00000000;      //不分频、不倍频，系统时钟作为I2Sx时钟源

#else

  /* Disable all interrupts and clear pending bits  */

  RCC->CIR = 0x009F0000;

只看该作者 · 2023-1-26 13:29

由于宏定义的判断，我们这段代码只会执行最后一句: RCC -> CIR = 0x009F0000；

结果是bit23（CSSC）、bit20（PLLRDYC）、bit19-16置1，其他位置0

含义为：清除CSSF安全中断系统中断标志位，清除PLL就绪中断标志位，清除HSE、HSI、LSE、LSI中断标志位，关闭3个PLL中断，关闭HSE、HSI、LSE、LSI中断等等还有什么上锁导致的中断？？这里不太明白≧ ﹏ ≦

只看该作者 · 2023-1-26 13:33

小结一下，以上的步骤都是先关闭了外部高速时钟，先使用内部高速时钟“助力”，关闭中断并清除标志位，关闭PLL，之后再运行这句代码：

复制

SetSysClock();

只看该作者 · 2023-1-26 13:34

此函数的函数定义存在于文件system_stm32f10x.c中

复制

static void SetSysClock(void)

{

#ifdef SYSCLK_FREQ_HSE

  SetSysClockToHSE();

#elif defined SYSCLK_FREQ_24MHz

  SetSysClockTo24();

#elif defined SYSCLK_FREQ_36MHz

  SetSysClockTo36();

#elif defined SYSCLK_FREQ_48MHz

  SetSysClockTo48();

#elif defined SYSCLK_FREQ_56MHz

  SetSysClockTo56();  

#elif defined SYSCLK_FREQ_72MHz

  SetSysClockTo72();

#endif

只看该作者 · 2023-1-26 13:55

注意在官方库函数中，定义了System时钟为72MHz，如果后期工程需要修改，则选择相应的时钟即可！

只看该作者 · 2023-1-26 13:56

所以在函数定义中只会运行SetSysClockTo72（）函数，该函数的功能是启动HSE，并且配置相应的AHB、APB等，并保证系统安全运行在72MHz频率下

复制

#elif defined SYSCLK_FREQ_72MHz

 

static void SetSysClockTo72(void)

{

  __IO uint32_t StartUpCounter = 0, HSEStatus = 0;

  

  /* SYSCLK, HCLK, PCLK2 and PCLK1 configuration ---------------------------*/    

  /* Enable HSE */    

  RCC->CR |= ((uint32_t)RCC_CR_HSEON);  // RCC_CR_HSEON = 0x01, 使能HSEON位

 

  /* Wait till HSE is ready and if Time out is reached exit */

  do   //等待HSE就绪

  {

    HSEStatus = RCC->CR & RCC_CR_HSERDY;   //RCC_CR_HSERDY = 0x00020000 HSERDY就绪标志位

    StartUpCounter++;  

  } while((HSEStatus == 0) && (StartUpCounter != HSE_STARTUP_TIMEOUT));

 

  if ((RCC->CR & RCC_CR_HSERDY) != RESET)    //do-while 之后用if 条件判断，保证结果正确

  {

    HSEStatus = (uint32_t)0x01;   //合法标识

  }

  else

  {

    HSEStatus = (uint32_t)0x00;   //HSEStatus除了0x00020000之外的非零非法值（比如0x20000）

  }  

 

  if (HSEStatus == (uint32_t)0x01)

  {

    /* Enable Prefetch Buffer */

    FLASH->ACR |= FLASH_ACR_PRFTBE;    //预取值缓存，CPU从FLASH缓存器中读取数据

 

    /* Flash 2 wait state */

    FLASH->ACR &= (uint32_t)((uint32_t)~FLASH_ACR_LATENCY);

    FLASH->ACR |= (uint32_t)FLASH_ACR_LATENCY_2;    

 

 

    /* HCLK = SYSCLK */

    RCC->CFGR |= (uint32_t)RCC_CFGR_HPRE_DIV1;     //AHP  不分频

    // RCC_CFGR_HPRE_DIV1 = 0x00000000 , CFGR的HPRE[3:0] = 0000

    /* PCLK2 = HCLK */

    RCC->CFGR |= (uint32_t)RCC_CFGR_PPRE2_DIV1;    //APB2 不分频

    //RCC_CFGR_PPRE2_DIV1 = 0x00000000, CFGR的PPRE2[2:0] = 000

    /* PCLK1 = HCLK */

    RCC->CFGR |= (uint32_t)RCC_CFGR_PPRE1_DIV2;    //APB1 2分频

    //RCC_CFGR_PPRE1_DIV2 = 0x00000400 , CFGR的PPRE1[2:0] = 100

/* 以下代码不运行

#ifdef STM32F10X_CL

    /* Configure PLLs ------------------------------------------------------*/

    /* PLL2 configuration: PLL2CLK = (HSE / 5) * 8 = 40 MHz */

    /* PREDIV1 configuration: PREDIV1CLK = PLL2 / 5 = 8 MHz */

        

    RCC->CFGR2 &= (uint32_t)~(RCC_CFGR2_PREDIV2 | RCC_CFGR2_PLL2MUL |

                              RCC_CFGR2_PREDIV1 | RCC_CFGR2_PREDIV1SRC);

    // 

    RCC->CFGR2 |= (uint32_t)(RCC_CFGR2_PREDIV2_DIV5 | RCC_CFGR2_PLL2MUL8 |

                             RCC_CFGR2_PREDIV1SRC_PLL2 | RCC_CFGR2_PREDIV1_DIV5);

    /* Enable PLL2 */

    RCC->CR |= RCC_CR_PLL2ON;

    /* Wait till PLL2 is ready */

    while((RCC->CR & RCC_CR_PLL2RDY) == 0)

    {

    }

    

   

    /* PLL configuration: PLLCLK = PREDIV1 * 9 = 72 MHz */ 

    RCC->CFGR &= (uint32_t)~(RCC_CFGR_PLLXTPRE | RCC_CFGR_PLLSRC | RCC_CFGR_PLLMULL);

    RCC->CFGR |= (uint32_t)(RCC_CFGR_PLLXTPRE_PREDIV1 | RCC_CFGR_PLLSRC_PREDIV1 | 

                            RCC_CFGR_PLLMULL9); 

以上代码不运行*/

#else    

    /*  PLL configuration: PLLCLK = HSE * 9 = 72 MHz */    //PLL选择 9倍频，此时HSE已经作为其时钟源

    RCC->CFGR &= (uint32_t)((uint32_t)~(RCC_CFGR_PLLSRC | RCC_CFGR_PLLXTPRE |

                                        RCC_CFGR_PLLMULL));

    // CFGR = 0x00000000 ,目的是将CFGR的bit21-bit16清零，然而CFGR再刚开机的时候就是0x00..

    RCC->CFGR |= (uint32_t)(RCC_CFGR_PLLSRC_HSE | RCC_CFGR_PLLMULL9);

    // CFGR = 0000 0000 0001 1101 0000 0000，CFGR的 PLLMUL[21:18] = 0111 ，九倍频输出

    // bit[17:16] = 01 , PREDIV1作为PLL输入时钟，就是HSE作为PLL输入！

#endif /* STM32F10X_CL */

    

    /* Enable PLL */

    RCC->CR |= RCC_CR_PLLON;     //使能PLL

    

    /* Wait till PLL is ready */

    while((RCC->CR & RCC_CR_PLLRDY) == 0)    //等待PLL稳定

    {

    }

    

    /* Select PLL as system clock source */

    RCC->CFGR &= (uint32_t)((uint32_t)~(RCC_CFGR_SW));   //PLL作为系统时钟源

    RCC->CFGR |= (uint32_t)RCC_CFGR_SW_PLL;    

    // 操作类似 配置PLLMUL以及PLLSRC

    /* Wait till PLL is used as system clock source */

    while ((RCC->CFGR & (uint32_t)RCC_CFGR_SWS) != (uint32_t)0x08)   //SFGR->SWS位作为系统时钟源的指示，read-only。用于判断！

    {

    }

  }

  else

  { /* If HSE fails to start-up, the application will have wrong clock 

         configuration. User can add here some code to deal with this error */

  }

}

#endif