连接问题

发表于 2012-4-19 20:14

合众达开发板的原理图和TI的原理图上Flash的OE#端和DM642的AARE#（J25）连在一起的，但是有的书上是把Flash的OE#端和AAOE#（J24）连在一起的。这是为什么呢？

发表于 2012-4-19 20:15

没啥特殊的啊

发表于 2012-4-19 20:17

为什么

发表于 2012-4-19 20:17

就是dsp出来的aoe,are,awe,信号通过cpld在接到flash的相应管脚，6713的dsk就是这样，我在我们公司里看到的一块电路，也是这样

发表于 2012-4-19 20:19

对，所以，我觉得唯一可能的用处，就是等cpld/fpga完成配置后，dsp才开始boot

发表于 2012-4-19 20:19

这样，保证dsp工作的时候，外围的器件已经准备好了。

发表于 2012-4-19 20:21

楼上几位把我要说的说的了，呵呵

发表于 2012-4-19 20:21

看看数据手册，看看AARE#（J25）和AAOE#（J24）管脚的意思，大概就能知道了吧。

发表于 2012-4-19 20:23

嗯，我看看，多谢几位

发表于 2012-4-19 20:23

先结贴了

发表于 2012-4-19 22:00

cpld配置，这样就好理解了呵呵

发表于 2012-4-21 08:35

就是dsp出来的aoe,are,awe,信号通过cpld在接到flash的相应管脚，6713的dsk就是这样

这样

发表于 2012-5-21 09:14

6713的dsk就是这样。行！