PMOS过流保护

只看该作者 · 2023-4-29 06:56

LZ是有想法的，值得肯定。这个套电路本质上是检测输出MOS的饱和压降，有点类似desat。但功能实现和产品化还是有距离的。给你个提示：D6要反过来用，RC延时应该放在外侧而不是内侧的Q8，D6反相之后内部电路需要重新设计。为什么要这么设计相信你能想通的。

1万 · 2023-4-29 13:49

虽然我不是很明白，但是路过了就帮忙楼主顶贴一下，希望楼主问题早日解决。

只看该作者 · 2023-5-6 20:37

nos001 发表于 2023-4-27 16:45
D6压降+M3压降，经R31、R30分压，调节R30即可调节保护电流的大小。

谢谢释疑，基本懂了。

1万 · 2023-5-7 10:34

这个电路的最大问题是PMOS管D、S之间的电阻随温度变化很大，不稳定。因此，导致过流保护电流阈值不确定，这是硬伤。还是用mR级电流取样电阻稳当。

只看该作者 · 2023-5-11 10:31

Pisces_Hades 发表于 2023-4-29 06:56
LZ是有想法的，值得肯定。这个套电路本质上是检测输出MOS的饱和压降，有点类似desat。但功能实现和产品化还 ...

D6如果反过来，设去除R30，保护三极管的Veb = M3导通压降 - D6压降，mos管M3的导通压降就得大于近似0.6+0.6 = 1.2V；设mos管导通电阻为20豪欧，那么最小保护电流 = 1.2/0.02 = 60A，这显然不是想要的设计结果。

只看该作者 · 2023-5-11 10:41

xmar 发表于 2023-5-7 10:34
这个电路的最大问题是PMOS管D、S之间的电阻随温度变化很大，不稳定。因此，导致过流保护电流阈值不确定，这 ...

其实主要目的还是短路保护，多数DC-DC芯片写的是限流电流，采用的就是检测PMOS导通压降，少数采用电流采用电阻。如果是分立件电路，采用采样电阻的缺点是占地方，同时增加了发热源和电源内阻。