ADC是MCU产品较为常用的一个功能。我这里想对遇到的采样输入端波形不稳做个案例分享。**能够给大家带来参考作用。
有次学弟屁颠屁颠的跑过来问我，说为什么他的ADC输入端波形会不稳，并且降低采样频率后，精度依旧不够。我看了他的电路，发现他是直接将稳压电源对ADC进行输入，同时用示波器对输入波形进行观察。
波形特征如下：每次ADC采样时，会有一个电平掉落现象，波形产生下陷。
我出于本能的，觉得模拟输入端口应该加一个小电容进行滤波就可以了。于是加了一个104电容，有效果。电容越大，产生的电压降落的幅度将越小。后来查了一些资料，发现并不是这么简单。
现在市场上的MCU内部搭配的ADC大多是SAR（逐次逼近结构）。事实上，这种电压扰动产生于SAR ADC内部固有的采样保持电路的基本工作原理，而当ADC的相关时间都设置正确时，这样的扰动并不会使转换精度有所损失。反之，如果没有采用合适的设置，将会导致ADC在转换过程中损失显著的精度。
我们可以把这里说的“相关时间”分成2部分看：
- 软件配置的ADC采样时间。ADC的采样频率越快，采样时间就越短。反之，ADC的采样频率越低，采样时间就越充裕。因此，为了提升采样精度，我们可以适当降低ADC的采样频率。
- 硬件配合的外部RC电路。RC元件的取值会从本质上影响ADC转换的精度，为了获得最佳的ADC性能，我们需要小心对待并设计外部RC元件，在选取采样时间时也必须参考采样电容充电的时间常数。只要在采样时间内，采样电容能够完成充电，那么即使存在波形扰动，在结果寄存器中依旧能够得到准确的转换结果。
（文章部分内容节选自《NXP的应用笔记AN4373——如何使ADC达到最佳的性能》，想了解更多的话，推荐去看看，写的很详细）
|
楼主
标题置顶
标题高亮
