初始化配置
1） 写 0 到 I2C_ENR.ENABLE（位 0）以禁止 I2C
2） 通过配置 I2C_SAR 寄存器指定从地址（该地址为 I2C 接口所响应的地址）
3） 通过配置 I2C_CR.SLAVE10 （位 3）指定地址格式（7 位或 10 位地址）；写 0 到
I2C_CR.DISSLAVE（位 6）和 I2C_CR.MASTER（位 0）
4） 置位 I2C_ENR.ENABLE（位 0），使能 I2C 接口模块
从发送的单字节操作
I2C 接口被其他 I2C 主器件寻址并请求数据时，I2C 接口工作在从发送模式，工作流程如下：
1） 其他 I2C 主器件发起 I2C 传输，发送地址与 I2C_SAR 寄存器的从地址匹配
2） I2C 接口响应发送的地址，识别传输方向以表明其工作在从发送模式
3） I2C 接口产生 RD_REQ 中断（I2C_RAWISR 位 5），并将 SCL 线拉低；总线一直处于等待状
态直到软件响应。若 R D _ R E Q 中断被屏蔽（ I 2 C _ I M R 位 5 为 0），建议 C P U 定期查询
I2C_RAWISR 寄存器：
a. 读到 I2C_RAWISR.RD_REQ（位 5）为 1 等效于产生了 RD_REQ 中断
b. 软件必须采取行动以满足 I2C 传输的要求
c. 时间间隔通常在 10 个 SCL 时钟周期左右（例如，400kbps 的时间间隔是 25us）
4 ） 如 果 在 接 收 到 读 请 求 前 T X F I F O 中 仍 有 数 据 ， I 2 C 接 口 会 产 生 T X _ A B R T 中 断
（I2C_RAWISR 位 6），以清空 TX FIFO 中的数据（I2C_CR.SLV_TX_ ABRT_DIS 为 0 时）
因此，在试图写入 TX FIFO 前，软件有必要通过读取 I2C_TX_ABRT 寄存器来清除 TX_ABRT 中
断。若 TX_ABRT 中断被屏蔽（I2C_IMR 位 6 为 0），建议 CPU 定期查询 I2C_RAWISR 寄存器。读
到 I2C_RAWISR.TX_ABRT（位 6）为 1 等效于产生了 TX_ABRT 中断。
5） 软件写数据到 I2C_DR 寄存器（其中位 8 设置为 0）
6） 软件必须先清除 I2C_RAWISR.RD_REQ（位 5）和 I2C_RAWISR.TX_ABRT（位 6）中断
7） I2C 接口释放 SCL，并发送数据字节
8） 主器件发送重复起始条件控制总线，或发送停止条件释放总线
从接收的单字节操作
其他主器件寻址 I2C 接口并发送数据时，I2C 接口工作在从接收模式，工作流程如下：
1） 其他 I2C 主器件发起 I2C 传输，发送地址与 I2C_SAR 寄存器的从地址匹配
2） I2C 接口响应发送的地址，识别传输方向以表明其工作在从接收模式
3） I2C 接口接收主器件发送的数据并将其存储在接收缓冲中
4） I2C 接口产生 RX_FULL 中断（I2C_RAWISR 位 2）
若 RX_FULL 中断被屏蔽（I2C_IMR 位 2 为 0），建议 CPU 定期查询 I2C_SR 寄存器。读到
I2C_SR.RFNE（位 3）为 1 等效于产生了 RX_FULL 中断
5） 软件通过读 I2C_DR 寄存器（位 7：0）来获得接收到的数据
6） 主器件发送重复起始条件控制总线，或发送停止条件释放总线
|
楼主
标题置顶
标题高亮
