发新帖我要提问
1234
返回列表
打印

外设模块时序差异有哪些？

[复制链接]
楼主: t60yz
手机看帖
扫描二维码
随时随地手机跟帖
61楼
鹿鼎计| | 2024-3-27 17:28 | 只看该作者 回帖奖励 |倒序浏览
时序应该都是安装协议规范来的吧。

使用特权

评论回复 赏
62楼
烟雨蒙蒙520| | 2024-7-31 22:59 | 只看该作者
不同系列的 FIFO 和缓冲区深度不同，影响数据吞吐率。

使用特权

评论回复 赏
63楼
王派oo| | 2024-9-30 13:39 | 只看该作者
设计时序与STM32有差异

使用特权

评论回复 赏
64楼
AuroraS| | 2024-10-15 11:17 | 只看该作者
例如，i2c或spi估计时序配置是不同的，对吗？

使用特权

评论回复 赏
65楼
IntelCore| | 2024-10-17 13:14 | 只看该作者
你为什么关注这个？其实修改时序只是用一个逻辑分析仪来操作而已。

使用特权

评论回复 赏
1234
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则