发新帖我要提问
12
返回列表
打印
[STM32H7]

STM32H750如何设置480M主频

[复制链接]
手机看帖
扫描二维码
随时随地手机跟帖
21
nomomy| | 2024-10-19 17:21 | 只看该作者 回帖奖励 |倒序浏览
要达到 480M 主频,需要对锁相环(PLL)进行配置。
对于 STM32H750,通常是配置 PLL 的倍频系数、分频系数等参数。
在 STM32CubeMX 中,找到 “Clock Configuration” 选项卡。
设置 PLL 的输入时钟源(如来自外部晶振或内部时钟源),然后调整 PLL 的倍频系数。例如,根据 STM32H750 的时钟树,计算合适的倍频和分频组合,使得最终输出的系统时钟(SYSCLK)能够达到 480MHz。
通常需要调整 PLLM、PLLN、PLLP 和 PLLQ 等参数。PLLM 用于对输入时钟进行预分频,PLLN 用于倍频,PLLP 和 PLLQ 用于生成不同用途的时钟信号(如 USB 时钟等)。

使用特权

评论回复
22
yeates333| | 2024-10-19 20:14 | 只看该作者
STM32H750芯片,400MHZ主频,丰富的外设。

使用特权

评论回复
23
phoenixwhite| | 2024-10-20 12:58 | 只看该作者
Vcore设置正确以支持480MHz的工作频率。

使用特权

评论回复
24
ingramward| | 2024-10-21 07:46 | 只看该作者
如系统不稳定或者某些外设不能正常工作,可能需要重新调整时钟配置参数

使用特权

评论回复
25
olivem55arlowe| | 2024-10-21 12:55 | 只看该作者
STM32H750设备能够在480MHz下工作。这通常取决于你所使用的晶振或时钟源,以及Vcore(核心电压)设置。

使用特权

评论回复
26
gygp| | 2024-10-23 19:45 | 只看该作者
stm32h750官方推荐发挥性能的最佳主频是480MHZ,即时钟选者配置高速外设时钟(HSE)的时候即可配置成功。

使用特权

评论回复
27
jackcat| | 2024-10-23 20:09 | 只看该作者
STM32H750内部有一个或多个PLL(锁相环路)模块,需要配置PLL以倍增HSE的频率。根据STM32H750的数据手册,设置相应的PLL倍频系数、分频器值和其他参数来实现480MHz的目标频率。

使用特权

评论回复
28
alvpeg| | 2024-10-23 20:28 | 只看该作者
配置好 PLL 后,将系统时钟(SYSCLK)切换到由 PLL 输出的时钟源。

使用特权

评论回复
29
febgxu| | 2024-10-23 20:54 | 只看该作者
STM32H750VBT6具有高达480 MHz的主频,配备了1MB的闪存和128KB的SRAM。

使用特权

评论回复
30
wangdezhi| | 2024-10-23 21:48 | 只看该作者
高主频可能会增加功耗,因此请考虑散热和电源管理的需求。

使用特权

评论回复
31
maudlu| | 2024-10-25 08:01 | 只看该作者
使用STM32CubeMX工具进行配置

使用特权

评论回复
32
everyrobin| | 2024-10-25 08:15 | 只看该作者
在代码中通过STM32 HAL库或者直接操作寄存器的方式配置RCC(Reset and Clock Control)模块。配置步骤通常包括启用HSE并等待其稳定,设置PLL的输入源为HSE,并配置PLL的N、M、P等系数以获得480MHz的输出,关闭CPU和AHB/APB总线的时钟,然后启用新的PLL输出作为系统时钟源,根据需要调整AHB、APB1和APB2总线预分频器以匹配新系统时钟。

使用特权

评论回复
33
lzbf| | 2024-10-25 10:56 | 只看该作者
HSE: 外部高速时钟源,通常为8MHz。
PLL: 相位锁环,用于生成高频时钟。
PLLM: HSE时钟的分频器,这里设置为8。
PLLN: PLL的乘法因子,这里设置为344。
PLLP: PLL输出的分频器,用于系统时钟,这里设置为除以2。
PLLQ 和 PLLR: 分别用于USB OTG FS、SDIO、随机数生成器和DSI时钟的分频器。

使用特权

评论回复
34
updownq| | 2024-10-25 11:41 | 只看该作者
在STM32H750上设置480MHz的主频需要通过配置系统时钟树来实现。

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则