要达到 480M 主频,需要对锁相环(PLL)进行配置。
对于 STM32H750,通常是配置 PLL 的倍频系数、分频系数等参数。
在 STM32CubeMX 中,找到 “Clock Configuration” 选项卡。
设置 PLL 的输入时钟源(如来自外部晶振或内部时钟源),然后调整 PLL 的倍频系数。例如,根据 STM32H750 的时钟树,计算合适的倍频和分频组合,使得最终输出的系统时钟(SYSCLK)能够达到 480MHz。
通常需要调整 PLLM、PLLN、PLLP 和 PLLQ 等参数。PLLM 用于对输入时钟进行预分频,PLLN 用于倍频,PLLP 和 PLLQ 用于生成不同用途的时钟信号(如 USB 时钟等)。 |