市场对更高性能、复杂度和更低成本的持续需求，要求半导体行业开发采用高密度设计技术和更高时钟频率的微控制器。这会不可避免地增加噪声排放和噪声敏感性。因此，应用开发者现在必须在固件设计、PCB布局和系统层面应用EMC“强化”技术。本应用笔记旨在介绍ST单片机的EMC特性和合规性，以帮助应用设计者获得最佳EMC性能。
硬件主要的噪声接收器和发生器是印刷电路板（PCB）上的走线和接线，特别是靠近MCU的位 置。因此，预防噪声问题的首要措施与PCB布局和电源设计有关。 一般而言，MCU周围的元件数量越少，抗噪能力越佳。例如，相比于内置存储器电路，无 ROM的解决方案通常对噪声更敏感，同时也是更大的噪声发生器。优化后的PCB布局噪声主要通过走线和元件（在激发后相当于天线）接收和发射。当电流、电压或电磁通量发生变化时，每个环路和走线均包含寄生电感和电容，会辐射和吸收能量。 由于MCU芯片的尺寸与EMI信号波长（在GHz范围内，通常为mm对EMI信号的数十cm）相比很小，因此MCU芯片本身对EMI具有高抗扰性并且生成的EMI很少。因此，具有小环路和 短接线的单芯片解决方案可减少噪声问题。 PCB层面的初步措施是减少可能有的天线数量。在考虑连接到MCU的环路和接线（例如电源、振荡器和I/O）时应特别注意。振荡器环路以高频率工作，因此必须特别小心。如下图所示。
![]()
同时降低走线的电感和电容通常较为困难。实际经验表明，在大多数情况下，电感是第一个要最小化的参数。通过减小走线的长度和表面可以降低电感。这可以通过将走线环路布置在同一或互相重叠的 PCB层上相近的位置来实现如下图所示。
![]()
这样得到的环路面积较小，电磁场可以彼此消减。 电感值与线环定义的面积之比约为10nH/cm2。低电感接线的典型示例是同轴双绞线或具有 一个接地层和一个供电层的多层PCB。由于走线被放大或电流中安装的多个并联的小电容， 走线中的电流密度也可能变小。 严重情况下，MCU和PCB之间的距离，以及MCU与其环境之间环路的表面，都必须最小化。通过移除MCU封装和PCB之间的任何插座，用塑料MCU封装取代陶瓷MCU封装，或使用表面 安装而不是双列直插封装，可以实现这一点。供电滤波电路的所有部分都将使用电源，因此必须特别注意。供电回路必须去耦，以确保信号电平和电流不产生干扰。通过为电路指定一个共用节点，使用星形接线可以分离这些回路。如下图所示。
![]()
应将去耦电容置于离MCU供电引脚非常近的位置，以减小产生的回路。它还应足够大，以便 在电压不显著升高的情况下，通过输入保护二极管吸收来自MCU的寄生电流。可通过电解电 容完板级褪耦（通常为10 µF至100 µF），因为此类电容中使用的介质可提供高电容容量。 但是，这些电容在高频率（通常高于10 MHz）时的特性类似于电感，而陶瓷或塑料电容在更 高频率时仍保持电容特性。例如，应使用0.1 μF至1 μF的陶瓷电容作为在高频率工作的 重要芯片的高频供电褪耦。I/O 配置空（浮动）引脚对电路是一种潜在威胁。 最好应将应用中不使用的I/O引脚配置为输出低电平状态。这样还可以尽可能减少电流消 耗。 在基于微控制器的应用中，主要发射源可以是高速数字I/O和通信接口，例如SPI、I2C时 钟、USB或PWM。上升/下降时间十分重要。通常在设计中添加RC低通滤波器。屏蔽屏蔽有助于降低噪声敏感性和噪声发射，但其有效性直接取决于选作屏蔽层的材料（高磁导 率、低电阻）以及经由低串联阻抗（低电感，低电阻）连接到一个包含去耦电容的稳定的电 压源。如果主要干扰的发生器靠近MCU板，并且可以确定为强dV/dt发生器（即变压器或速调 管），则噪声主要通过静电场传播。噪声发生器和控制板之间的关键耦合是电容耦合。强导 电屏蔽层（即铜）在控制板周围形成法拉第笼，可极大地提高抗扰性。 如果最强扰动源为dI/dt发生器（即继电器），则为强电磁场源。因此，屏蔽材料（即合 金）的磁导率是提高板抗扰性的关键。此外，屏蔽层上孔的数量和尺寸应尽可能小，以提高 其效率。
|
楼主
标题置顶
标题高亮
