21ic电子技术开发论坛 › 单片机与嵌入式系统 › 雅特力AT32 MCU › AT32学习记录——通用定时器(三)
返回列表 发新帖我要提问

[AT32F403/403A] AT32学习记录——通用定时器(三)

[复制链接]
3009|1
 楼主| zexin 发表于 2024-9-2 09:54 | 显示全部楼层 |阅读模式
定时, 通用定时器, 定时器, 学习, AT32
本帖最后由 zexin 于 2024-9-2 10:54 编辑

AT32F403A通用定时器03
一、输出部分
3107166d46e7484f13.png
比较通道的输出部分
TMR的输出部分由比较器和输出控制构成， 输出可编程周期、占空比、极性的信号。
1.PWM模式A
4809166d46eea594b5.png
PWM_ModeA（向上计数）
PWM模式A向上计数时：
如果CVAL(计数值)＜CxDT(比较值)，CxROW(输出信号)为有效电平；
如果CVAL(计数值) ≥ CxDT(比较值)，CxROW(输出信号)为无效电平。
9557766d46f6fd58a5.png
PWM_ModeA（向下计数）
PWM模式A向下计数时：
如果CVAL(计数值)＞CxDT(比较值)，CxROW(输出信号)为无效电平；
如果CVAL(计数值) ≤ CxDT(比较值)，CxROW(输出信号)为有效电平。
2.PWM模式B
6405966d46fd94ed0c.png
PWM_ModeB（向上计数）
PWM模式B向上计数时：
如果CVAL(计数值)＜CxDT(比较值)，CxROW(输出信号)为无效电平；
如果CVAL(计数值) ≥ CxDT(比较值)，CxROW(输出信号)为有效电平；
2652166d4703cd7f79.png
PWM_ModeB（向下计数）
PWM模式B向下计数时：
如果CVAL(计数值)＞CxDT(比较值)，CxROW(输出信号)为有效电平；
如果CVAL(计数值) ≤ CxDT(比较值)，CxROW(输出信号)为无效电平；
3.强制输出模式
此时，CxROW(输出信号)的电平被强制输出为所配置的电平，与计数值无关。
注：输出信号不依赖与比较结果，但通道标志位和DMA请求仍依赖于比较结果。
4.输出比较模式
当CVAL(计数值)与CxDT(比较值)匹配时，CxROW(输出信号)可强制输出有效电平、无效电平或进行电平翻转。
4671366d514fd6e43d.png
输出比较模式(电平翻转)
以“电平翻转”为例，当CVAL(计数值) = CxDT(比较值)时，CxROW(输出信号)进行一次翻转。
注：此时，当CVAL(计数值)达到TMR_PR(周期值)时，CxROW(输出信号)的电平保持不变。
5.单周期模式
8909766d51580dc78c.png
单周期模式
仅在当前周期内进行比较，完成当前计数后，TMREN清零，因此仅输出一个脉冲。
6.快速输出模式
CxROW(输出信号)的电平在计数周期开始时发生变化，CVAL(计数值)与CxDT(比较值)的结果将提前决定CxROW(输出信号)的电平状态。
二、案例
1.TMR联合DMA
(1)功能
产生一个100kHz的PWM波，占空比按照{10%，10%，20%，20%，30%，30%，40%，40%，50%，50%，60%，60%，70%，70%，80%，80%，90%，90%}变化。
(2)配置
介绍
使用TMR1的通道1产生PWM，利用DMA向C1DT传输不同的比较值。
步骤
①启用TMR1，选择通道1输出；
2910466d516eed8ad8.png
②根据频率(100kHz)设置周期值为2399，并根据第一个占空比(10%)设置比较值为240；
7318966d5175762305.png
③使能DMA请求，方向为内存到外设；
④生成代码。
(3)代码
main.c
复制
  1. #include "at32f403a_407_wk_config.h"
    

  2. #include "wk_system.h"
    

  3.  
    

  4. /* 定义不同占空比对应的比较值 */
    

  5. uint16_t src_buffer[18] = {240, 240, 480, 480, 720, 720, 960, 960, 1200, 1200, 1440, 1440, 1680, 1680, 1920, 1920, 2160, 2160};
    

  6.  
    

  7. int main(void)
    

  8. {
    

  9.   wk_system_clock_config();
    

  10.   wk_periph_clock_config();
    

  11.   wk_nvic_config();
    

  12.   wk_timebase_init();
    

  13.   wk_dma1_channel5_init();
    

  14.   wk_dma_channel_config(DMA1_CHANNEL5, 
    

  15.                         (uint32_t)&TMR1->c1dt, //外设地址
    

  16.                         DMA1_CHANNEL5_MEMORY_BASE_ADDR, 
    

  17.                         DMA1_CHANNEL5_BUFFER_SIZE);
    

  18.   dma_channel_enable(DMA1_CHANNEL5, TRUE);
    

  19.   wk_tmr1_init();
    

  20.  
    

  21.   while(1)
    

  22.   {
    

  23.  
    

  24.   }
    

  25. }
at32f403a_407_wk_config.c
复制
  1. #include "at32f403a_407_wk_config.h"
    

  2.  
    

  3. void wk_system_clock_config(void)
    

  4. {
    

  5.   crm_reset();
    

  6.   crm_clock_source_enable(CRM_CLOCK_SOURCE_LICK, TRUE);
    

  7.   while(crm_flag_get(CRM_LICK_STABLE_FLAG) != SET)
    

  8.   {
    

  9.   }
    

  10.   crm_clock_source_enable(CRM_CLOCK_SOURCE_HICK, TRUE);
    

  11.   while(crm_flag_get(CRM_HICK_STABLE_FLAG) != SET)
    

  12.   {
    

  13.   }
    

  14.   crm_pll_config(CRM_PLL_SOURCE_HICK, CRM_PLL_MULT_60, CRM_PLL_OUTPUT_RANGE_GT72MHZ);
    

  15.   crm_clock_source_enable(CRM_CLOCK_SOURCE_PLL, TRUE);
    

  16.   while(crm_flag_get(CRM_PLL_STABLE_FLAG) != SET)
    

  17.   {
    

  18.   }
    

  19.   crm_ahb_div_set(CRM_AHB_DIV_1);
    

  20.   crm_apb2_div_set(CRM_APB2_DIV_2);
    

  21.   crm_apb1_div_set(CRM_APB1_DIV_2);
    

  22.   crm_auto_step_mode_enable(TRUE);
    

  23.   crm_sysclk_switch(CRM_SCLK_PLL);
    

  24.   while(crm_sysclk_switch_status_get() != CRM_SCLK_PLL)
    

  25.   {
    

  26.   }
    

  27.   crm_auto_step_mode_enable(FALSE);
    

  28.   system_core_clock_update();
    

  29. }
    

  30.  
    

  31. void wk_periph_clock_config(void)
    

  32. {
    

  33.   crm_periph_clock_enable(CRM_DMA1_PERIPH_CLOCK, TRUE);
    

  34.   crm_periph_clock_enable(CRM_IOMUX_PERIPH_CLOCK, TRUE);
    

  35.   crm_periph_clock_enable(CRM_GPIOA_PERIPH_CLOCK, TRUE);
    

  36.   crm_periph_clock_enable(CRM_GPIOB_PERIPH_CLOCK, TRUE);
    

  37.   crm_periph_clock_enable(CRM_TMR1_PERIPH_CLOCK, TRUE);
    

  38. }
    

  39.  
    

  40. void wk_nvic_config(void)
    

  41. {
    

  42.   nvic_priority_group_config(NVIC_PRIORITY_GROUP_4);
    

  43.   NVIC_SetPriority(SysTick_IRQn, NVIC_EncodePriority(NVIC_GetPriorityGrouping(), 15, 0));
    

  44. }
    

  45.  
    

  46. void wk_tmr1_init(void)
    

  47. {
    

  48.   gpio_init_type gpio_init_struct;
    

  49.   tmr_output_config_type tmr_output_struct;
    

  50.   tmr_brkdt_config_type tmr_brkdt_struct;
    

  51.  
    

  52.   gpio_default_para_init(&gpio_init_struct);
    

  53.  
    

  54.   gpio_init_struct.gpio_pins = GPIO_PINS_8;
    

  55.   gpio_init_struct.gpio_mode = GPIO_MODE_MUX;
    

  56.   gpio_init_struct.gpio_out_type = GPIO_OUTPUT_PUSH_PULL;
    

  57.   gpio_init_struct.gpio_pull = GPIO_PULL_NONE;
    

  58.   gpio_init_struct.gpio_drive_strength = GPIO_DRIVE_STRENGTH_STRONGER;
    

  59.   gpio_init(GPIOA, &gpio_init_struct);
    

  60.  
    

  61.   tmr_base_init(TMR1, 2399, 0);
    

  62.   tmr_cnt_dir_set(TMR1, TMR_COUNT_UP);
    

  63.   tmr_clock_source_div_set(TMR1, TMR_CLOCK_DIV1);
    

  64.   tmr_repetition_counter_set(TMR1, 0);
    

  65.   tmr_period_buffer_enable(TMR1, FALSE);
    

  66.  
    

  67.   tmr_sub_sync_mode_set(TMR1, FALSE);
    

  68.   tmr_primary_mode_select(TMR1, TMR_PRIMARY_SEL_RESET);
    

  69.  
    

  70.   tmr_overflow_request_source_set(TMR1, TRUE);
    

  71.  
    

  72.   tmr_output_struct.oc_mode = TMR_OUTPUT_CONTROL_PWM_MODE_A;
    

  73.   tmr_output_struct.oc_output_state = TRUE;
    

  74.   tmr_output_struct.occ_output_state = FALSE;
    

  75.   tmr_output_struct.oc_polarity = TMR_OUTPUT_ACTIVE_HIGH;
    

  76.   tmr_output_struct.occ_polarity = TMR_OUTPUT_ACTIVE_HIGH;
    

  77.   tmr_output_struct.oc_idle_state = FALSE;
    

  78.   tmr_output_struct.occ_idle_state = FALSE;
    

  79.   tmr_output_channel_config(TMR1, TMR_SELECT_CHANNEL_1, &tmr_output_struct);
    

  80.   tmr_channel_value_set(TMR1, TMR_SELECT_CHANNEL_1, 240);
    

  81.   tmr_output_channel_buffer_enable(TMR1, TMR_SELECT_CHANNEL_1, FALSE);
    

  82.  
    

  83.   tmr_output_channel_immediately_set(TMR1, TMR_SELECT_CHANNEL_1, FALSE);
    

  84.  
    

  85.   tmr_brkdt_struct.brk_enable = FALSE;
    

  86.   tmr_brkdt_struct.auto_output_enable = FALSE;
    

  87.   tmr_brkdt_struct.brk_polarity = TMR_BRK_INPUT_ACTIVE_LOW;
    

  88.   tmr_brkdt_struct.fcsoen_state = FALSE;
    

  89.   tmr_brkdt_struct.fcsodis_state = FALSE;
    

  90.   tmr_brkdt_struct.wp_level = TMR_WP_OFF;
    

  91.   tmr_brkdt_struct.deadtime = 0;
    

  92.   tmr_brkdt_config(TMR1, &tmr_brkdt_struct);
    

  93.  
    

  94.   tmr_dma_request_enable(TMR1, TMR_OVERFLOW_DMA_REQUEST, TRUE);
    

  95.   tmr_output_enable(TMR1, TRUE);
    

  96.  
    

  97.   tmr_counter_enable(TMR1, TRUE);
    

  98. }
    

  99.  
    

  100. void wk_dma1_channel5_init(void)
    

  101. {
    

  102.   dma_init_type dma_init_struct;
    

  103.  
    

  104.   dma_reset(DMA1_CHANNEL5);
    

  105.   dma_default_para_init(&dma_init_struct);
    

  106.   dma_init_struct.direction = DMA_DIR_MEMORY_TO_PERIPHERAL;
    

  107.   dma_init_struct.memory_data_width = DMA_MEMORY_DATA_WIDTH_HALFWORD;
    

  108.   dma_init_struct.memory_inc_enable = TRUE;
    

  109.   dma_init_struct.peripheral_data_width = DMA_PERIPHERAL_DATA_WIDTH_HALFWORD;
    

  110.   dma_init_struct.peripheral_inc_enable = FALSE;
    

  111.   dma_init_struct.priority = DMA_PRIORITY_MEDIUM;
    

  112.   dma_init_struct.loop_mode_enable = TRUE;
    

  113.   dma_init(DMA1_CHANNEL5, &dma_init_struct);
    

  114.  
    

  115.   dma_flexible_config(DMA1, FLEX_CHANNEL5, DMA_FLEXIBLE_TMR1_OVERFLOW);
    

  116.   
    

  117. }
    

  118.  
    

  119. void wk_dma_channel_config(dma_channel_type* dmax_channely, uint32_t peripheral_base_addr, uint32_t memory_base_addr, uint16_t buffer_size)
    

  120. {
    

  121.  
    

  122.   dmax_channely->dtcnt = buffer_size;
    

  123.   dmax_channely->paddr = peripheral_base_addr;
    

  124.   dmax_channely->maddr = memory_base_addr;
    

  125. }
at32f403a_407_wk_config.h
复制
  1. #ifndef __AT32F403A_407_WK_CONFIG_H
    

  2. #define __AT32F403A_407_WK_CONFIG_H
    

  3.  
    

  4. #ifdef __cplusplus
    

  5. extern "C" {
    

  6. #endif
    

  7. #include "at32f403a_407.h"
    

  8.  
    

  9. #define DMA1_CHANNEL5_BUFFER_SIZE   18
    

  10. #define DMA1_CHANNEL5_MEMORY_BASE_ADDR   (uint32_t)src_buffer  //内存地址
    

  11.  
    

  12. void wk_system_clock_config(void);
    

  13. void wk_periph_clock_config(void);
    

  14. void wk_nvic_config(void);
    

  15. void wk_tmr1_init(void);
    

  16. void wk_dma1_channel5_init(void);
    

  17. void wk_dma_channel_config(dma_channel_type* dmax_channely, uint32_t peripheral_base_addr, uint32_t memory_base_addr, uint16_t buffer_size);
    

  18.  
    

  19. #ifdef __cplusplus
    

  20. }
    

  21. #endif
    

  22.  
    

  23. #endif
(4)现象
6052266d5187909879.png
使用逻辑分析仪测量输出波形为100kHz的PWM，占空比从10%到90%变化。
2.正交输出
(1)功能
输出相位差为90°的PWM波。
(2)配置
介绍
利用输出比较模式的电平翻转功能使TMR3的通道1和通道2输出相互正交的PWM波：
PA6---PWM 500kHz 50%；
PA7---PWM 500kHz 50%。
步骤
①启用TMR3，选择“通道1输出”和“通道2输出”；
6981766d5191938d52.png
②根据所需频率与占空比设置周期值和通道数据，输出模式选择“切换CxROW”；
4609466d519bd19096.png
③PA6和PA7选择复用功能模式；
8905866d519fbddee5.png
④生成代码。
(3)代码
main.c
复制
  1. #include "at32f403a_407_wk_config.h"
    

  2.  
    

  3. int main(void)
    

  4. {
    

  5.   wk_system_clock_config();
    

  6.   wk_periph_clock_config();
    

  7.   wk_nvic_config();
    

  8.   wk_timebase_init();
    

  9.   wk_tmr3_init();
    

  10.  
    

  11.   while(1)
    

  12.   {
    

  13.     
    

  14.   }
    

  15. }
at32f403a_407_wk_config.c
复制
  1. #include "at32f403a_407_wk_config.h"
    

  2.  
    

  3. void wk_system_clock_config(void)
    

  4. {
    

  5.   crm_reset();
    

  6.   crm_clock_source_enable(CRM_CLOCK_SOURCE_LICK, TRUE);
    

  7.   while(crm_flag_get(CRM_LICK_STABLE_FLAG) != SET)
    

  8.   {
    

  9.   }
    

  10.   crm_clock_source_enable(CRM_CLOCK_SOURCE_HICK, TRUE);
    

  11.   while(crm_flag_get(CRM_HICK_STABLE_FLAG) != SET)
    

  12.   {
    

  13.   }
    

  14.   crm_pll_config(CRM_PLL_SOURCE_HICK, CRM_PLL_MULT_60, CRM_PLL_OUTPUT_RANGE_GT72MHZ);
    

  15.   crm_clock_source_enable(CRM_CLOCK_SOURCE_PLL, TRUE);
    

  16.   while(crm_flag_get(CRM_PLL_STABLE_FLAG) != SET)
    

  17.   {
    

  18.   }
    

  19.   crm_ahb_div_set(CRM_AHB_DIV_1);
    

  20.   crm_apb2_div_set(CRM_APB2_DIV_2);
    

  21.   crm_apb1_div_set(CRM_APB1_DIV_2);
    

  22.   crm_auto_step_mode_enable(TRUE);
    

  23.   crm_sysclk_switch(CRM_SCLK_PLL);
    

  24.   while(crm_sysclk_switch_status_get() != CRM_SCLK_PLL)
    

  25.   {
    

  26.   }
    

  27.   crm_auto_step_mode_enable(FALSE);
    

  28.   system_core_clock_update();
    

  29. }
    

  30.  
    

  31. void wk_periph_clock_config(void)
    

  32. {
    

  33.   crm_periph_clock_enable(CRM_IOMUX_PERIPH_CLOCK, TRUE);
    

  34.   crm_periph_clock_enable(CRM_GPIOA_PERIPH_CLOCK, TRUE);
    

  35.   crm_periph_clock_enable(CRM_GPIOB_PERIPH_CLOCK, TRUE);
    

  36.   crm_periph_clock_enable(CRM_TMR3_PERIPH_CLOCK, TRUE);
    

  37. }
    

  38.  
    

  39. void wk_nvic_config(void)
    

  40. {
    

  41.   nvic_priority_group_config(NVIC_PRIORITY_GROUP_4);
    

  42.   NVIC_SetPriority(SysTick_IRQn, NVIC_EncodePriority(NVIC_GetPriorityGrouping(), 15, 0));
    

  43. }
    

  44.  
    

  45. void wk_tmr3_init(void)
    

  46. {
    

  47.   gpio_init_type gpio_init_struct;
    

  48.   tmr_output_config_type tmr_output_struct;
    

  49.  
    

  50.   gpio_default_para_init(&gpio_init_struct);
    

  51.   gpio_init_struct.gpio_pins = GPIO_PINS_6;
    

  52.   gpio_init_struct.gpio_mode = GPIO_MODE_MUX;
    

  53.   gpio_init_struct.gpio_out_type = GPIO_OUTPUT_PUSH_PULL;
    

  54.   gpio_init_struct.gpio_pull = GPIO_PULL_NONE;
    

  55.   gpio_init_struct.gpio_drive_strength = GPIO_DRIVE_STRENGTH_STRONGER;
    

  56.   gpio_init(GPIOA, &gpio_init_struct);
    

  57.  
    

  58.   gpio_init_struct.gpio_pins = GPIO_PINS_7;
    

  59.   gpio_init_struct.gpio_mode = GPIO_MODE_MUX;
    

  60.   gpio_init_struct.gpio_out_type = GPIO_OUTPUT_PUSH_PULL;
    

  61.   gpio_init_struct.gpio_pull = GPIO_PULL_NONE;
    

  62.   gpio_init_struct.gpio_drive_strength = GPIO_DRIVE_STRENGTH_STRONGER;
    

  63.   gpio_init(GPIOA, &gpio_init_struct);
    

  64.  
    

  65.   tmr_base_init(TMR3, 9, 23);
    

  66.   tmr_cnt_dir_set(TMR3, TMR_COUNT_UP);
    

  67.   tmr_clock_source_div_set(TMR3, TMR_CLOCK_DIV1);
    

  68.   tmr_period_buffer_enable(TMR3, FALSE);
    

  69.  
    

  70.   tmr_sub_sync_mode_set(TMR3, FALSE);
    

  71.   tmr_primary_mode_select(TMR3, TMR_PRIMARY_SEL_RESET);
    

  72.   tmr_output_struct.oc_mode = TMR_OUTPUT_CONTROL_SWITCH;
    

  73.   tmr_output_struct.oc_output_state = TRUE;
    

  74.   tmr_output_struct.occ_output_state = FALSE;
    

  75.   tmr_output_struct.oc_polarity = TMR_OUTPUT_ACTIVE_HIGH;
    

  76.   tmr_output_struct.occ_polarity = TMR_OUTPUT_ACTIVE_HIGH;
    

  77.   tmr_output_struct.oc_idle_state = FALSE;
    

  78.   tmr_output_struct.occ_idle_state = FALSE;
    

  79.   tmr_output_channel_config(TMR3, TMR_SELECT_CHANNEL_1, &tmr_output_struct);
    

  80.   tmr_channel_value_set(TMR3, TMR_SELECT_CHANNEL_1, 0);
    

  81.   tmr_output_channel_buffer_enable(TMR3, TMR_SELECT_CHANNEL_1, FALSE);
    

  82.  
    

  83.   tmr_output_struct.oc_mode = TMR_OUTPUT_CONTROL_SWITCH;
    

  84.   tmr_output_struct.oc_output_state = TRUE;
    

  85.   tmr_output_struct.occ_output_state = FALSE;
    

  86.   tmr_output_struct.oc_polarity = TMR_OUTPUT_ACTIVE_HIGH;
    

  87.   tmr_output_struct.occ_polarity = TMR_OUTPUT_ACTIVE_HIGH;
    

  88.   tmr_output_struct.oc_idle_state = FALSE;
    

  89.   tmr_output_struct.occ_idle_state = FALSE;
    

  90.   tmr_output_channel_config(TMR3, TMR_SELECT_CHANNEL_2, &tmr_output_struct);
    

  91.   tmr_channel_value_set(TMR3, TMR_SELECT_CHANNEL_2, 5);
    

  92.   tmr_output_channel_buffer_enable(TMR3, TMR_SELECT_CHANNEL_2, FALSE);
    

  93.  
    

  94.   tmr_counter_enable(TMR3, TRUE);
    

  95. }
(4)现象
2443366d51a6824350.png
逻辑分析仪测量PA6和PA7，产生相位差为90°的正交PWM。
由于作者水平有限，文中如有错误之处，恳请读者批评指正。
参考资料：
《RM_AT32F403A_407_CH_V2.06》的14.2通用定时器（TMR2到TMR5）https://www.arterytek.com/file/download/1995
1625066d517c9bb89d.png
回复

收藏 举报

相关帖子
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

zexin

9

主题

17

帖子

1

粉丝
快速回复 在线客服 返回列表 返回顶部