3.3V供电,能OC输出5V高电平吗?

[复制链接]
4989|10
 楼主| yg.f 发表于 2024-11-3 10:00 | 显示全部楼层 |阅读模式
MCU3.3V供电,引脚上拉100K到5V控制PMOS管,实际输出高电平只有3.7V,PMOS管的GS电压有1.3V,无法关闭管子。只有通过分压尽可能减小GS的电压实现关断功能,单这样也会减小打开时的电压。OC输出高电平能到5V吗?
zhoupxa 发表于 2024-11-3 22:39 | 显示全部楼层

3.3V供电,能OC输出5V高电平吗?

在MCU和PMOS管之间加一级小功率NPN型三极管或者NMOS管进行间接控制,就可以解决这个问题了
xionghaoyun 发表于 2024-11-4 08:41 | 显示全部楼层
不能 单片机控制8050导通 他控制2301导通(2301接5V)
Dick Hou 发表于 2024-11-4 10:08 | 显示全部楼层
丙丁先生 发表于 2024-11-4 06:34
在您描述的情况下,MCU使用3.3V供电,引脚上拉100K到5V来控制PMOS管,实际输出高电平只有3.7V,这是因为MCU ...

你这是抄的IA回答吧?

3.3V 供电,OC/OD输出1时,能不能被外接上拉电阻拉到5V,取决于芯片的IO口的设计结构。凌欧不清楚,ST的大部分没有与模拟共用的引脚,都可以实现该功能。

每家MCU是否有该功能,需要参考厂家的规格书。
玄德 发表于 2024-11-4 11:55 | 显示全部楼层

我也觉得没问题。
现在有问题,可能是 IO 口内部的上拉、下拉电阻没有关闭,或者外电路影响的。
当然还要注意查手册,这个 IO 口必须是能够承受 5v 的。

qinlu123 发表于 2024-11-4 13:59 | 显示全部楼层
以防万一还是用IO控制一个NPN三极管,三极管的集电极接PMOS的栅极。逻辑上相当于IO开漏。
linxi6414 发表于 2024-11-4 22:13 | 显示全部楼层
上面一堆回复的,没有一个回复到正点上,给你一个电路吧。 3350.png
caigang13 发表于 2024-11-5 07:45 | 显示全部楼层
楼上正解,如果MCU IO不能容忍5V的话,最好还是外部做个电平转换。
elephant00 发表于 2024-11-7 11:23 | 显示全部楼层
引脚上拉100K到5V控制PMOS管的情况下,实际输出高电平只有3.7V,这是由于MCU的I/O口高电平电压只有3.3V,这不足以完全驱动PMOS管的GS(栅极-源极)电压到足够的水平以实现完全关断。
elephant00 发表于 2024-11-7 11:23 | 显示全部楼层
OC输出的高电平实际上是由外部上拉电阻决定的,这个电压可以是5V或其他值,只要不超过晶体管的最大电压承受能力。
elephant00 发表于 2024-11-7 11:24 | 显示全部楼层
在您的情况下,如果MCU的OC输出是指这种类型的输出,那么理论上高电平可以达到5V,只要外部上拉电阻将引脚拉到5V。然而,由于您的MCU是3.3V供电,其I/O口的高电平电压只有3.3V,所以直接从MCU的I/O口输出5V是不可能的。但您可以通过使用外部电路,如通过一个上拉电阻,将OC输出引脚拉到5V。这样,当MCU输出低电平时,PMOS管关闭(假设电路设计正确),负载得到5V供电;当MCU输出高电平时,PMOS管打开,负载被切断(但这里的“高电平”实际上是由外部上拉电阻决定的5V,而不是MCU直接输出的)。

关于上拉电阻的选择,需要考虑MCU的I/O口能够承受的最大电流、PMOS管的阈值电压以及上拉电阻对输出电压的影响。没有一个固定的电阻值适用于所有情况,需要根据具体的MCU和PMOS管参数来确定。通常,可以从4.7kΩ到10kΩ之间选择一个值作为起始点,然后根据实际测试结果进行调整。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

8

主题

19

帖子

2

粉丝
快速回复 在线客服 返回列表 返回顶部