打印

3.3V供电,能OC输出5V高电平吗?

[复制链接]
1626|15
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
yg.f|  楼主 | 2024-11-3 10:00 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
MCU3.3V供电,引脚上拉100K到5V控制PMOS管,实际输出高电平只有3.7V,PMOS管的GS电压有1.3V,无法关闭管子。只有通过分压尽可能减小GS的电压实现关断功能,单这样也会减小打开时的电压。OC输出高电平能到5V吗?

使用特权

评论回复
沙发
zhoupxa| | 2024-11-3 22:39 | 只看该作者

3.3V供电,能OC输出5V高电平吗?

在MCU和PMOS管之间加一级小功率NPN型三极管或者NMOS管进行间接控制,就可以解决这个问题了

使用特权

评论回复
板凳
丙丁先生| | 2024-11-4 06:34 | 只看该作者
在您描述的情况下,MCU使用3.3V供电,引脚上拉100K到5V来控制PMOS管,实际输出高电平只有3.7V,这是因为MCU的I/O口高电平电压只有3.3V,不足以完全驱动PMOS管的GS电压到5V。PMOS管的GS电压有1.3V,无法关闭管子,这是因为PMOS管需要一个负的电压来关闭,而您提供的3.7V高电平电压不足以提供足够的负电压。

关于您提到的OC(Open Collector)输出,OC输出是一种在数字电路中常用的输出类型,特别是在需要电气隔离或者不同电压级别的设备之间通信时。OC输出通常是指一个输出引脚,它内部有一个晶体管,这个晶体管可以被驱动到低电平(通过将晶体管的基极拉低),但是不能被驱动到高电平(晶体管的基极被拉高,晶体管截止)。因此,OC输出的高电平是由外部上拉电阻决定的,可以是5V或者任何其他电压,只要不超过晶体管的最大电压承受能力。

在您的情况下,如果MCU的OC输出是指这种类型的输出,那么理论上高电平可以达到5V,只要外部上拉电阻将引脚拉到5V。但是,由于您的MCU是3.3V供电,其I/O口的高电平电压只有3.3V,所以直接从MCU的I/O口输出5V是不可能的。您需要使用外部电路,比如通过一个上拉电阻将OC输出引脚拉到5V,这样当MCU输出低电平时,PMOS管关闭,负载得到5V供电;当MCU输出高电平时,PMOS管打开,负载被切断。

使用特权

评论回复
地板
丙丁先生| | 2024-11-4 06:35 | 只看该作者
通过一个上拉电阻将OC输出引脚拉到5V,这样当MCU输出低电平时,PMOS管关闭,负载得到5V供电;当MCU输出高电平时,PMOS管打开,负载被切断.这个电阻多大合适?

在选择上拉电阻的值时,需要考虑几个因素:MCU的I/O口能够承受的最大电流、PMOS管的阈值电压、以及上拉电阻对输出电压的影响。以下是一些指导原则:

1. **MCU I/O口的最大电流**:上拉电阻的值需要确保在MCU输出高电平时,通过上拉电阻流入MCU I/O口的电流不会超过其最大承受电流。通常,这个值可以在MCU的数据手册中找到。

2. **PMOS管的阈值电压**:PMOS管需要一个负的电压来关闭,但是当MCU输出高电平时,PMOS的GS电压需要足够低以确保PMOS管能够关闭。因此,上拉电阻的值需要足够大,以确保在MCU输出高电平时,GS电压不会过高。

3. **输出电压的影响**:上拉电阻的值也会影响输出电压。如果电阻太小,可能会导致输出电压低于5V,因为电阻会与外部电路(如PMOS管的内部电阻)形成分压。

根据搜索结果中的建议,对于5V供电、上拉5.1kOhm的情况下,该引脚最大流入电流(Sink)为1.0mA。这是一个常用的电阻值范围,可以根据这个值来估算适合您应用的电阻值。如果MCU的I/O口能够承受的电流更大,可能可以选择更小的电阻值以获得更好的驱动能力。但是,如果PMOS管的GS电压需要保持在较低的水平以确保管子能够关闭,那么可能需要选择一个较大的电阻值。

综上所述,没有一个固定的电阻值适用于所有情况,需要根据具体的MCU和PMOS管参数来确定。您可能需要通过实验或者电路仿真来确定最佳的电阻值。通常,可以从4.7kΩ到10kΩ之间选择一个值作为起始点,然后根据实际测试结果进行调整。

使用特权

评论回复
5
丙丁先生| | 2024-11-4 06:56 | 只看该作者
PMOS管的原理

PMOS(Positive Channel Metal-Oxide-Semiconductor,正沟道金属氧化物半导体)管是一种场效应晶体管(Field-Effect Transistor,FET),它使用一个正电压来控制电流的流动。PMOS管主要用于数字电路和模拟电路中,尤其是在CMOS(互补金属氧化物半导体)技术中,PMOS和NMOS(负沟道金属氧化物半导体)管共同使用,以实现低功耗和高速度的逻辑门。

### PMOS管的基本结构

PMOS管的基本结构包括:

1. **源极(Source)**:电流的输入端。
2. **漏极(Drain)**:电流的输出端。
3. **栅极(Gate)**:控制端,通过改变栅极电压来控制源极和漏极之间的电流。
4. **衬底(Substrate)**:PMOS管的衬底通常连接到电源负极(在N型衬底中)。

### PMOS管的工作原理

PMOS管的工作原理基于电场效应,即通过改变栅极电压来控制源极和漏极之间的导电沟道。PMOS管的导电沟道是由P型半导体材料形成的。

1. **关闭状态**:当栅极电压(V_G)低于阈值电压(V_th)时,源极和漏极之间的沟道不存在,PMOS管处于关闭状态,漏极电流(I_D)几乎为零。

2. **导通状态**:当栅极电压高于阈值电压时,会在P型衬底中形成一个N型导电沟道,连接源极和漏极。这个沟道允许电流从源极流向漏极,PMOS管处于导通状态。

3. **增强型和耗尽型**:PMOS管可以是增强型(需要栅极电压高于阈值电压才能形成沟道)或耗尽型(即使栅极电压为零,沟道也存在,但可以通过负的栅极电压来关闭)。在CMOS技术中,通常使用增强型PMOS管。

### PMOS管的特性

- **高侧开关**:PMOS管通常用作高侧开关,因为它可以在漏极电压高于源极电压时工作。
- **电压控制**:PMOS管的导电状态由栅极电压控制,这使得它在数字电路中非常有用,尤其是在逻辑门和存储单元中。
- **互补性**:在CMOS技术中,PMOS和NMOS管互补使用,以实现低功耗和高速度的逻辑功能。

PMOS管的设计和应用需要考虑其阈值电压、最大漏极电流、跨导(g_m)等参数,这些参数在不同的应用中有不同的要求。

使用特权

评论回复
6
丙丁先生| | 2024-11-4 06:57 | 只看该作者
在CMOS技术中,通常使用增强型PMOS管。型号


在CMOS技术中,增强型PMOS管是常用的组件。根据搜索结果,以下是一些增强型PMOS管的型号:

1. AO4421
2. AO4425
3. AO4441
4. AO4443
5. AO4453
6. AO4485
7. AO4606(互补型)
8. AO4612(互补型)
9. AO4614B(互补型)
10. AO4616(互补型)
11. AO4620(互补型)
12. AO4627(互补型)
13. AO4629(互补型)
14. AO4630(互补型)
15. AO4805(双极型)
16. AO4813(双极型)
17. AO6601(互补型)
18. AO6604(互补型)
19. AO6608(互补型)

这些型号代表了不同特性和应用场景的增强型PMOS管。在选择具体型号时,需要根据电路的具体要求,如电压、电流、封装类型等参数来确定。这些型号列表可以作为您选择增强型PMOS管时的参考。

使用特权

评论回复
7
丙丁先生| | 2024-11-4 08:00 | 只看该作者
增大MCU IO输出与PMOS输入之间的电阻,有助于关断耗尽型PMOS管

使用特权

评论回复
8
xionghaoyun| | 2024-11-4 08:41 | 只看该作者
不能 单片机控制8050导通 他控制2301导通(2301接5V)

使用特权

评论回复
9
Dick Hou| | 2024-11-4 10:08 | 只看该作者
丙丁先生 发表于 2024-11-4 06:34
在您描述的情况下,MCU使用3.3V供电,引脚上拉100K到5V来控制PMOS管,实际输出高电平只有3.7V,这是因为MCU ...

你这是抄的IA回答吧?

3.3V 供电,OC/OD输出1时,能不能被外接上拉电阻拉到5V,取决于芯片的IO口的设计结构。凌欧不清楚,ST的大部分没有与模拟共用的引脚,都可以实现该功能。

每家MCU是否有该功能,需要参考厂家的规格书。

使用特权

评论回复
10
玄德| | 2024-11-4 11:55 | 只看该作者

我也觉得没问题。
现在有问题,可能是 IO 口内部的上拉、下拉电阻没有关闭,或者外电路影响的。
当然还要注意查手册,这个 IO 口必须是能够承受 5v 的。

使用特权

评论回复
11
qinlu123| | 2024-11-4 13:59 | 只看该作者
以防万一还是用IO控制一个NPN三极管,三极管的集电极接PMOS的栅极。逻辑上相当于IO开漏。

使用特权

评论回复
12
linxi6414| | 2024-11-4 22:13 | 只看该作者
上面一堆回复的,没有一个回复到正点上,给你一个电路吧。

使用特权

评论回复
13
caigang13| | 2024-11-5 07:45 | 只看该作者
楼上正解,如果MCU IO不能容忍5V的话,最好还是外部做个电平转换。

使用特权

评论回复
14
elephant00| | 2024-11-7 11:23 | 只看该作者
引脚上拉100K到5V控制PMOS管的情况下,实际输出高电平只有3.7V,这是由于MCU的I/O口高电平电压只有3.3V,这不足以完全驱动PMOS管的GS(栅极-源极)电压到足够的水平以实现完全关断。

使用特权

评论回复
15
elephant00| | 2024-11-7 11:23 | 只看该作者
OC输出的高电平实际上是由外部上拉电阻决定的,这个电压可以是5V或其他值,只要不超过晶体管的最大电压承受能力。

使用特权

评论回复
16
elephant00| | 2024-11-7 11:24 | 只看该作者
在您的情况下,如果MCU的OC输出是指这种类型的输出,那么理论上高电平可以达到5V,只要外部上拉电阻将引脚拉到5V。然而,由于您的MCU是3.3V供电,其I/O口的高电平电压只有3.3V,所以直接从MCU的I/O口输出5V是不可能的。但您可以通过使用外部电路,如通过一个上拉电阻,将OC输出引脚拉到5V。这样,当MCU输出低电平时,PMOS管关闭(假设电路设计正确),负载得到5V供电;当MCU输出高电平时,PMOS管打开,负载被切断(但这里的“高电平”实际上是由外部上拉电阻决定的5V,而不是MCU直接输出的)。

关于上拉电阻的选择,需要考虑MCU的I/O口能够承受的最大电流、PMOS管的阈值电压以及上拉电阻对输出电压的影响。没有一个固定的电阻值适用于所有情况,需要根据具体的MCU和PMOS管参数来确定。通常,可以从4.7kΩ到10kΩ之间选择一个值作为起始点,然后根据实际测试结果进行调整。

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

8

主题

19

帖子

1

粉丝