[以太网芯片] CH395L的并口状态一般比SPI的状态要快多少?

[复制链接]
10185|29
WCHTech2 发表于 2025-3-16 10:08 | 显示全部楼层
您好,并口要快一点,CH395 SPI速度:SPI频率40MHz,实测以太网数据收加发最大38Mbps/S(多个socket同时进行收发),
CH395 测试并口速度,主机主频144MHz,实测以太网数据收加发最大40Mbps/S(多个socket同时进行收发)。

TECHLQ 发表于 2025-3-17 11:37 | 显示全部楼层
您好,CH395P是对CH395L的迭代升级(均是LQFP128封装),同样是支持并口,如果是新产品新设计推荐使用CH395P,相比395L在性能和功耗上有优势。此外还可以考虑下CH395F,CH395F为QFN32封装,通信接口支持串口、spi及并口
SolitudeSage 发表于 2025-8-27 14:53 | 显示全部楼层
看你怎么选择,SPI高速的话速率也不低了, 并口它浪费IO资源。
 楼主| yangjiaxu 发表于 2025-8-27 16:25 | 显示全部楼层
SolitudeSage 发表于 2025-8-27 14:53
看你怎么选择,SPI高速的话速率也不低了, 并口它浪费IO资源。

那倒是,并口有点浪费资源了
我是一颗胖蘑菇 发表于 2025-8-31 10:06 | 显示全部楼层
理论传输速率上,CH395L 并口状态速度通常比 SPI 快 3-5 倍
穷得响叮当侠 发表于 2025-9-5 12:23 | 显示全部楼层
大约是SPI的4倍左右
光影捕手 发表于 2025-9-5 22:02 | 显示全部楼层
这个理论值很难说明啊,实际哪个板子测一测?
幻想收藏家 发表于 2025-9-26 16:28 | 显示全部楼层
并口传输速度确实比SPI快,但具体快多少,还要看具体的应用场景和配置。
LyricalDawn 发表于 2025-9-28 23:23 | 显示全部楼层
StarrismNE 发表于 2025-1-9 13:05
如果并口是 16 位,且时钟频率与 SPI 相近,则并口的速率可能是 SPI 的 8 倍或更高。 ...

那么我想问,这对比的意义何在,并口速度肯定快,但是浪费IO资源不是。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

快速回复 在线客服 返回列表 返回顶部