在 RISC-V架构上如何从电路设计、微架构优化等方面实现更低的功耗?

发表于 2025-11-25 13:16

电路设计用低功耗工艺，简化逻辑门；微架构优化采用动态电压频率调节、多电源域，减少冗余运算，休眠时关断闲置模块。

发表于 2025-11-28 15:47

可以考虑使用动态电压频率调整（DVFS）技术，根据工作负载动态调整电压和频率，以降低功耗

发表于 2025-12-19 21:44

Belle1257 发表于 2025-1-3 19:02
选择先进的半导体工艺节点（如7nm、5nm等）可以显著降低功耗，因为更小的工艺节点意味着更低的漏电流和更高 ...

现在mcu都用到7nm了？不至于吧一般都是40几nm

发表于 2026-1-13 20:20

电路设计方面，可以考虑使用更先进的制程技术，比如FinFET或GAAFET，以减少漏电流和动态功耗

[其他] 在 RISC-V架构上如何从电路设计、微架构优化等方面实现更低的功耗?