|
前段时间管理APM4XX的硬件开发手册，跟大家分享一下关于APM32F411的最小系统设计 1原理图：
2. PCB设计细节 2.1PCB叠层 l 层数：建议使用多叠层设计，以保证有独立的GND和电源层，这样能较好的保证信号的完整性以及增强屏蔽效果。但出于成本考虑，用户可以在保证良好的接地以及供电前提下去减少叠层。 l 信号和地层：信号层应该紧邻地层。这有助于减少电磁干扰和信号路径的环路面积，同时可以作为信号的参考平面。 l 电源和地层：电源层应与地层相隔开。 2.2电源设计 l 稳定的电源输入：确定好供电电源稳定，过滤好电源噪声。在接大容性或感性负载时，要注意保证电源的稳定性设计，避免影响MCU的电源稳定性。可以采用增加滤波电容，软启动电路，浪涌保护电路等来保证输入电源的稳定性。 l 去耦电容：在靠近芯片的每个VDD引脚放置一个或者多个100nF的去耦电容（根据应用而定）。（VDD/VDDA/VABT/VREF+）去耦电容尽量摆放在最靠近相关引脚的位置以达到最好的效果，具体摆放如图所示
外部电容器：通过将外部电容器CEXT 连接到VCAP_1 和VCAP_2 引脚来实现主调压器的稳定。对于仅支持使用一个VCAP_1引脚的情况下，可以通过单个电容器来代替2 个外部电容器CEXT。其中ESR 为等效串联电阻，Rleak 为漏电阻。
注：VCAP_1 和 VCAP_2引脚必须与 2*2.2 μF LowESR < 2Ω 陶瓷电容连接（如果在某些封装上只提供有 VCAP1 引脚，那么与 1*4.7 μF LowESR < 1Ω 陶瓷电容连接）。在PCB布局中，外部电容器就近VCAP引脚摆放（推荐摆放距离为3cm内）。 l 电源走线：电源走线建议足够宽和短以减少寄生参数影响和压降。
2.3接地处理 l 单点接地：在低频电路或噪声要求不是太高的电路中，采用单点接地可以避免地环路的形成。在这种情况下，所有的接地点都应该连接到一个公共的接地点，这个接地点通常是电源的负极或电路板上的某个接地平面。 l 多点接地：在高频电路或者大电流电路中，通常使用多点接地。每个组件或功能模块的接地都直接连接到最近的接地平面，这样可以降低地线的阻抗，减少噪声和电磁干扰。 分离模拟与数字地：如果MCU同时处理模拟信号和数字信号，应该将模拟接地和数字接地分开处理。这可以通过物理上分离两个接地平面来实现，并在某一点将它们合并连接到主接地上，这样可以减少数字噪声对模拟信号的干扰。
2.4时钟设计 l 晶振选择：选择合适的晶振，确保它符合MCU的工作频率和稳定性要求。 l 布线建议：时钟信号布线应尽量短且远离其他大电流，高速信号线等强干扰信号。并且建议使用包地处理，增强屏蔽效果。 l 布局建议：晶振电路要靠近芯片处摆放且与芯片同层，为了减少干扰，整个晶振电路下方最好有完成的地平面。 2.5I/O设计 l I/O配置：正确配置I/O口的模式，如输入、输出、上下拉、开漏等。 l 保护：对于外部连接的I/O口，考虑增加电压保护（TVS/ESD管）和串联电阻。 l 对于一些连接到内部模拟通道的引脚，这类引脚对负压比较敏感，在极端的情况下，负压可能会导致MCU系统复位，建议在使用时做好IO的滤波以及保护设计。
2.6EMC和EMI
l 布局：考虑电磁兼容（EMC）和电磁干扰（EMI）的设计，布局要合理。如将MCU远离大功率和强干扰源，考如何减少环路面积。高频信号原理低频小信号，大电流回路远离小信号等。 屏蔽：对敏感和高速电路使用屏蔽和合理的接地策略。
| 
楼主
标题置顶
标题高亮
