一、布线前的准备- 确定差分信号对
- 在电路设计中，首先要明确哪些信号需要作为差分信号进行传输。常见的如高速串行接口（如USB、PCI - E、SATA等）中的信号，这些接口通常使用差分信号来提高传输速度和抗干扰能力。确定差分信号对后，要准确标记出正信号（如D +）和负信号（如D -）。
- 了解信号特性和要求
- 清楚差分信号的频率、幅度、上升时间等特性。例如，对于高速差分信号（如10Gbps及以上的信号），其布线要求更为严格，需要考虑信号完整性、电磁兼容性等多方面因素。同时，要知道差分信号的共模电压范围、差分阻抗等电气要求，以便在布线时满足这些参数。
二、布线规则- 等长布线
- 长度匹配
- 差分信号的两根线（正线和负线）要尽可能保持等长。这是因为差分信号是通过两根线之间的电压差来传递信息的，如果两根线的长度差异过大，信号在两根线上的传输延迟就会不同，导致到达接收端时的相位差增大，从而影响信号的完整性。一般来说，对于高速差分信号（如5Gbps以上），线长差异应控制在信号波长的1/10以内。例如，在10Gbps的信号传输中，信号波长约为3cm（根据信号传播速度和频率计算得出），那么差分线的长度差应控制在3mm以内。
- 绕线技巧
- 在实际布线中，由于布局的限制，可能无法使差分线完全等长。此时可以采用绕线的方法来调整长度。绕线应尽量在同一层进行，并且避免锐角弯曲。一般绕线的弯曲半径应不小于线宽的3倍，以减少信号反射。例如，如果线宽为5mil，绕线的弯曲半径应不小于15mil。
- 平行布线
- 间距固定
- 差分线应保持平行布线，并且间距要固定。间距的大小通常由差分阻抗要求决定，一般在5 - 10mil之间。例如，对于100Ω的差分阻抗，间距可能为7mil左右。保持平行布线可以确保差分信号在传输过程中受到的外界干扰相同，从而提高共模抑制能力。
- 避免跨越分割平面
- 尽量不要让差分线跨越不同的电源或地平面分割区域。因为跨越分割平面会导致差分线的阻抗不连续，增加信号反射的风险。如果不可避免地要跨越，应采取措施如添加过孔或使用电磁耦合桥来保持差分线的电气完整性。
- 阻抗匹配
- 计算差分阻抗
- 根据电路的电气特性和信号传输要求，计算出合适的差分阻抗。差分阻抗的计算公式较为复杂，涉及到线宽、线间距、介质厚度等多个因素。一般可以使用专门的PCB设计软件（如Altium Designer、Cadence等）来计算差分阻抗。例如，对于一个高速数字电路，根据信号的传输速率和芯片的接口要求，确定差分阻抗为100Ω。
- 调整布线参数
- 在PCB设计过程中，通过调整线宽、线间距、介质厚度等参数来实现差分阻抗匹配。例如，如果计算得出需要增大差分阻抗，可以适当减小线宽或者增大线间距。在多层PCB中，还可以通过调整内层和外层的布线以及介质层的参数来达到精确的差分阻抗匹配。
三、布线环境考虑- 远离干扰源
- 差分线应远离其他高速信号线、时钟信号线、大电流信号线等干扰源。例如，在PCB布局中，应将差分线与时钟线保持一定的距离（一般建议至少3倍线宽以上），以避免时钟信号的高频噪声耦合到差分线上。
- 参考平面完整
- 差分线下方要有完整的参考平面，一般为地平面或电源平面。完整的参考平面可以为差分信号提供稳定的回流路径，减少信号的电磁辐射和提高抗干扰能力。例如，在四层PCB设计中，如果差分线布在表层，其下方的第二层应设置为完整的地平面或电源平面。
|
楼主
标题置顶
标题高亮
