本笔记不讲AD的操作，专注于PCB的设计知识，主要参西电控件与数据科学学院谢楷的PPT。
PCB的组成
PCB的基本组成
地平面割裂
上图直观给出了PCB的组成，下面具体说明每个名词到底是什么。
表面沉金/电镀
图中金黄色为表面沉金，其分布在焊盘上，覆盖住焊盘，保证其牢固不容易被氧化，增加PCB寿命和可靠性。具体而言，沉金是采用化学沉积的方法，通过化学氧化还原反应生成一层镀层，一般厚度较厚。沉金板颜色稳定，光亮度好，镀层平整，可焊性良好。此外，也可以采用镀金的方式实现保护，镀金采用的是电解的原理，镀金板硬度高则比较耐磨。
过孔
多层PCB的内部结构
过孔（via)是多层 PCB 的重要组成部分之一。简单的来说，PCB 上的每一个孔都可以称之为过孔。其被用作各层间的电气连接或用作器件的固定或定位。通常分为三类：盲孔(blind via)，埋孔 (buried via)，通孔(through via)。(1)盲孔:将PCB内层走线与PCB表层走线相连的过孔类型，此孔不穿透整个板子。(2)埋孔只连接内层之间的走线的过孔，从PCB表面是看不出来的。(3)通孔这种孔穿过整个线路板，可用于实现各层走线的连接或作为元件的安装定位孔。在工艺上更易于实现，成本较低，所以绝大部分印刷电路板均使用它。注意：在多层PCB中上述的孔就仅仅是只能连接两层了，而是任意层。
焊盘
multilayer pad用于连接直插元器件;free pad用做固定孔；pad用于连接表贴元器件。
覆铜
覆铜的意义在于(1)减小地线阻抗，提高抗干扰能力：在PCB上覆铜可以形成大面积的接地平面，减小地线的阻抗。这有助于降低信号的噪声干扰，提高电路的抗干扰能力，尤其是在高频应用中，良好的接地设计对于信号完整性至关重要。(2)降低压降，提高电源效率：通过在PCB上使用覆铜，可以减少电流在导线上的传输损耗，从而降低压降。这对于电源和信号传输非常重要，特别是在高功率或高电流的应用中，能够提高整体的电源效率。(3)与地线相连，减小环路面积：覆铜可以有效地与地线相连，形成低阻抗的接地回路，减小环路面积，这有助于降低电磁干扰（EMI）和提高电路的稳定性。小的环路面积还可以减少电流回路的辐射，从而进一步改善电磁兼容性（EMC）。我不是很理解先背住吧。
隔热焊盘
PCB上的热焊盘（又称十字花焊盘）是一种特殊设计的焊盘，主要用于减少焊接过程中的散热，防止因过度散热导致的虚焊或PCB起皮。热焊盘通过减少焊盘与地线之间的接触面积，减慢散热速度，从而确保焊接过程的稳定性和可靠性。
然后又讲了讲几个易混淆的概念如下
过孔与焊盘
线与导线
填充，区块与覆铜
右下角为隔热焊盘，可以在AD里设置铜皮与焊盘的连接方式，以达到良好的导电性和隔热的平衡。如果隔热性能不好，热量会从连接处流走，将无法焊接。
PCB中的各种层
顶层和底层是走线层没什么好说的，丝印层是用来标注log和元器件标号的，没什么好说的。下面主要来介绍内层和中间层(middle layer)等其它层。
内层与中间层的区别
(1)内层/internel layer和中间/middle layer层都是位于顶层和底层中间，不同之处在与中间层与表层一样，是阳板（画一条线，代表一条导线）适用于信号的走线。但内层是阴板（画一条线表示绝缘线，把整个导电的内层进行分割，分割成几块不导电的区域。）因此适用于电源的走线。
阻焊层
(2) 板子上会刷上一层绿油(阻焊层/soder mask)，起到2个作用：(1)防止焊接短路：绿油覆盖在不需要焊接的电路板上，防止焊接时锡膏乱流，避免焊盘之间的短路。(2)保护线路：它作为一种保护层，能够长期保护电路板的线路，防止物理性断线。但是不可能把整个板子都铺上绿油，因为有些地方需要焊接，即焊盘。有些地方要散热（散热焊盘），还有其他不能铺绿油的地方，这个时候就需要开窗，就需要再阻焊层进行操作。阻焊层为阴板，哪里需要开窗对哪里进行覆盖就可以。
助焊层
(3)助焊层分为助焊顶层（top paste ）和助焊底层（ bottom paste）。也称为贴片层或者钢网层。一般PCB板焊盘上的一层锡或者镀金（也就是上一节说的镀金，沉金）就是助焊层，该层是起到辅助焊接的，让焊接比较容易。
多层
(4)多层/multiplayer这个概念很神奇，就是在这一层上画一个东西，就会贯穿所有层，常见于直插焊盘和过孔里面。
禁止布线层
(5)禁布层/Keep-Out层作用于顶层、中间层、底层和所有层。Keep-Out层主要用来进行约束。在Keep-Out层上标示该区域，然后该区域之内就不能进行布线或者过孔，既然没有布线和过孔那么就不会影响PCB的电气连接，因此可以被当做切割线（在keepout层画一条线），或者用来设计开槽的位置（在keepout层画一个区域）。
机械层
(6)机械层/mechanical layer之所以强调“机械”就是说它不带有电气属性，一般用于放置有关制板和装配方法的指示性信息，如PCB的外形尺寸、尺寸标记、数据资料、过孔信息、装配说明等信息，不用担心对板子的电气特性造成任何改变。可以有多个机械层，每层的作用可以自定义，比如用作标记中心，实体，外边界，尺寸。
PCB的加工工艺
PCB的加工工艺
【走进工厂：PCB线路板是如何制造出来的】 https://www.bilibili.com/video/BV1Sa411b74f/?share_source=copy_web&vd_source=fb6f98d9da832804f7c6efc46294e34c
先看个视频了解下，接下来进行文字总结：(0)基板准备：在一块基板的上下层贴上铜皮。(1)钻孔：使用钻机钻定位孔（辅助定位），通孔（直插焊盘，过孔。(2)贴胶片：根据PCB文件生产出胶片，胶片中有走线和过孔的地方是中空的，其他地方是实心的。然后将胶片贴在带有铜皮的基板上。(3)电镀：然后进行电镀上锡，未被胶片覆盖的布线和钻孔将会被上一层锡。(4)腐蚀：上一步上了一层锡的地方不会被腐蚀，然后没覆盖锡的地方都会被腐蚀掉。这样我们需要的导电线路就做出来了。(5)去锡：把线路上的锡出去。(5)：加阻焊：加阻焊的思路也同理，先在板子上刷上一层绿油，然后对板子进行烘烤，使得绿油7分固化。然后再生产出另一种胶片，这种胶片的黑色恰好能覆盖住线路，其他所有部分透明，然后使用UE光进行照射，其他部分的绿油将完全固化解释。最后再进行清洗，7分固化的绿油会被清洗，也就是线路上的绿油被清除。最后就是打丝印了，没什么好说的。
工艺参数
然后工艺水平限制了工艺参数，工艺越细其造价越高。具体设计时应评估成本和设计需求造出比较好的选择。
PCB设计规范和步骤
这个很简单了，先根据需求画或者找元器件原理图和封装，形成原理图库和封装库，使得原件的原理图与封装（注意引脚的对应）对应好，然后把元器件的电气连接定义好，也就是画整块电路的原理图。最后，就是编译生成PCB，进行元器件的摆放和布线。接下来对一些经验进行介绍，以指导新手布线。
原理图设计规范
四种线
(1) 原理图中的四种线，wire,line,bus,bus entry。
电器连接符号
(2)各种地一定要规范，然后网络标号命名规范，能体现出网络的功能，
端口与网络标号
(3) port和网络标号都能指示电气连接，但port的功能更广泛，它可以指示输入输出关系;它可以用于模块单元之间的连接;用于原理图子图之间的连接;指示某些特定的输入输出端口 。
(4)启用自动标注功能所有标识符。都会自动生成。
不要滥用网络
(5)不要只用网络标号和导线，要结合总线和端口，来简化原理图使得原理图，读起来更方便。可以把相邻的具有同样功能的线路连接成一个总线，例如数据线D0~D15，地址线A0~A15。
PCB设计规范
七分布局，三分布线，布局好了，连线将变得很容易。
布局
(1) 总体布局
总体布局
① 信号总体走向单向流动，尽量减少折返，交叉的情况。② 各种输入/输出端口，配置调节等部件尽可能靠近电路板边缘，便于接线和调试操作。③ 如果有大功率器件，从布局上要考虑通风散热，且远离温度敏感的电路部分。
(2) 局部布局
局部布局
① 将同一功能模块的元器件挑出来，归类在一起，这样可以方便连线，且可以避免各功能模块之间的导线存在交叉。② 外包络尽可能形状规整，一般我采用矩形。③ 根据布局设计，将各模块组合成整体，组合工程中再进行细调（原则：在满足需求的情况下尽可能使得线路交叉最少）。
局部布局
① 先确定大型器件，多管脚的器件的位置，其余2~3褪小元器件围绕大元器件灵活调整，使得布局美观且线路交叉最少。② “一头近”的原则：即每个小元件的飞线有一头尽可能短，飞线的交叉会减少很多。③ 相邻小元件之间的间隙，以能够走1-2根线为宜。④ 预留一些空间放置元件的标号，元件的标号一定要放在元器件之外。⑤ 布局时可以先暂时隐藏掉GND,VCC等公共网络的飞线，以免扰乱视线。
(3) 整体布局
整体布局
① 元件整齐划一，便于贴装生产。一般我都是自己焊接，我布局的原则是好手动焊接，因此元器件的间距会稍微大一些。② 整体上飞线短，交叉少，后续布局工作将会变得容易。 ③功能模块划分明确，信号流向清晰。
整体布局
① 按照飞线数量适当地预留布线空间。② 布线空间的大小和飞线的密集程度有关，需要一定的经验积累。③某些管脚的顺序可以灵活调节，例如IO口，避免飞线交叉能节省布线空间。
布线
交互式布线工具
交互式布线有多重模式选择，通过 设置可以选择不同的角度，和不同的避让模式。
布线策略1
布线策略2
布线主要看经验，多画多看优秀的范例怎么画，没什么好说的。接下来说一些细节问题：
(1)标贴元器件避免焊盘间连线，会给焊接质量的检查带来困惑。
(2)避免锐角走线，锐角走线在热应力下会断。
(3)标号应该在元器件轮廓之外。
(4)细小零件避免出现粗细差异，避免加热不均导致翘起。
电流路径分析（高频电路）
我们把线布通了，我们把线布的整齐美观，然后就行了么？不是的，频率高了就会出现很多问题。
信号环路与回流路径
环路电感
首先理解下感抗的概念，根据高中课本，线圈会产生电感效应，突然变化的电流会激发线圈产生感应磁场，而感应磁场又反过来抑制电流的变化。在高速变化信号场景下，一根普通的导线也有电感，产生感抗阻碍高速变化信号。然后回路的导线之间也会产生互感，但这种互感会增强电流。这就引出其感抗的概念。因此信号环路的总感抗的公式为：
环路感抗= 信号回路自感感抗 + 返回路径自感感抗 -互感感抗
其中互感感抗起主导作用，环路的面积变小，可以增大互感感抗，然后使得环路感抗变小。环路面积变大，可以减小互感感抗，使得环路感抗增大。
环路分析
如上图，箭头所指为前向路径，红色和绿色是2个回流路径。回流路径A：环路面积大，环路感抗大。但环路长度小，电阻小。回流路径B：回流面积小，环路感抗小，但环路长度大，电阻大。我们必须综合考虑，定义一个参数既包括电阻又包括感抗。环路阻抗Zloop，其公式如下。
我们布线的时候应该尽可能，减小环路阻抗，以降低能量的损失，提高信号质量。由于高频信号下感抗起主导作用，所以我们应该尽可能减少环路面积。如下图的例子：
正确布线
错误布线
错误布线
上面这种环路面积几乎重合的布线方式也是不推荐的，会使得环路之间互感严重造成信号的串扰。我们经常使用地线网络的方法进行布线，这种方法简单，不容易出错：
地线网络
下面讨论地面覆铜的做法，地面覆铜是一种偷懒的方法不用画回流路径，而是让回流自己选择最短路径。电流很聪明总是沿着使得环路阻抗最小的路径回流，那么高速信号情境下感抗起主导作用，回流路径会沿着感抗最小的路径返回，即沿着前向路径在地平面上的投影返回）。
低阻抗平面
位移电流
如上图为电流密度的仿真结果，颜色越深表示电流越大，高频情况下大部分电流确实是从导线下方的在地平面上的投影回流。这种电流其实是位移电流不是电荷作定向运动的电流，而是由电场变化而产生的电流，也相当于一种电流。 定义为电位移通量对于时间的变率。简单的理解模型是：信号线与地平面之间构成了一块电容板，在高频信号作用下出现了电容效应，然后电容的容抗远远小于电阻的阻抗所以，位移电流从电容穿过。见下图:
传输线模型
波形传播过程
低阻抗平面
低阻抗平面割裂了将会发生什么？没错位移电流会绕过割裂出形成回流路径，这将引起两个问题(1)：环路面积增大了，增大了阻抗。(2)回流路径重叠，引起信号之间的相互干扰，也叫串扰（意思是你我之前的最短路径被切断了，大家都会自发地寻找最短路径，就会重叠）。那么接下来讲有哪些策略可以解决以上问题：
割裂平面的缝补
如上图所示，(1)过孔搭桥，将位移电流的回流路径尽可能引导到信号线附近，以减小环路面积。(2)第二种方法也是同样的道理，也是尽可能引导位移电流，减小环路面积，减小环路之间的串扰。
顶面搭桥案例
回流路径跨层
如上图当前向路径跨层时，回流路径（位移电流）也将跨层。但是上下层分别属于不同网络不连通怎么办，这时回流路径将被切断。
解决回流路径的跨层问题
奇怪他说，拿个高频电容连接VCC和GND就可以，位移电流可以通过高频电容，真神奇。虽然但是我还是不太理解位移电流。
公共路径与接地
公共路径例子1-功放电路
什么是公共路径？就是回流路径共用了一段导线，导线是有阻抗的对吧。当大电流的器件与小电流器件存在公共路径时就会有大问题，这样大电流就会在公共路径上产生大的电压波动，影响到小电流器件。如上图喇叭以及滤波电容产生的大电流之间干扰到了放大器的工作，引入了额外反馈，引起自激震荡。
公共路径解决方案
那么怎么解决呢？很简单，调整布线使得不存在公共路径不就完了，哈哈。
公共路径2-模拟数字混合电路
如上图所示的模拟电路和数字电路混合的设计中，由于模拟器件电流大，数字器件电压，电流小对干扰电压又很敏感。因此通常情况下，就有必要做数字地和模拟地的分离，以避免公共回流路径的问题。当然也不是必须的，具体还要看模拟部分的电流大小，公共路径的阻抗大小，以及数字电路对噪声的容忍程度。
为了更好地描述对其他电路干扰的大小，以及忍受干扰的能力。我们引入了干净和敏感两个形容词来描述各类器件的接地点。干净就是不会对别的器件产生影响或影响较小。然后敏感指的是容易受别的电路影响。
接地点分类
那么问题搞清楚了，我们具体又应该怎么处理呢？具体处理原则见下：
接地点处理策略
接下来看一些接地点处理案例：
案例
使用模拟地和数字地分离，然后电源的0电位尽可能放在数字地部分（因为数字器件一般比较敏感，要让他们尽可能接近零电位）。
跨越两个地的导线
别忘了如若有跨越两个地的导线，要保证回流路径不被割裂。
磁珠代替搭桥
我们同样可以使用用磁珠进行搭桥，不仅能够提供回流路径而且还能抑制高频信号对电源的干扰。但是磁珠会引入比较大的感抗。
大电流模拟电路单独使用一条比较大的导线，引导回流电流到地。
当大电流模拟器件又是比较敏感的器件时，它的接地点要与整个系统的0电位即电源地重合。（原则使得敏感器件的接地点尽可能接近0电位）。
电源路径与退耦
去耦（decoupling）电容也称退耦电容，一般都安置在元件附近的电源处，用来滤除高频噪声，使电压稳定干净，保证元件的正常工作。要理解去耦先要说下耦合。
当负载是数字IC时，由于MOS门电路的切换负载会有很大的电流波动。当负载是模拟IC时，也会有比较大的电流波动（比如放大器，开关电源）。这些波动会导致的电压波动，即DC 5V上“耦和”上了由于负载工作带来的AC噪声。不仅会影响本负载的工作，也会影响到其它同一个VCC上的其它负载的工作。
如上图，解决方法就是在电源两端并上一个小容量电容，即去耦电容去掉耦合的AC分量。也可以被称之为旁路（Bypass）电容，因为该电容将DC上耦和的噪声给旁路到地上去了，只留下干净的DC给后续的电路供电。
下面来深究一下电压为什么会波动，难道是电源输出不稳定或者是电源内阻过大？不是的，是电源环路上的阻抗伴随着电流的波动出现分压的波动，导致负载两旁的电压波动。
电源环路
如上图环路阻抗等效于电阻和电感串联，在高速场景下，加粗导线较少电阻所起的作用不大，因为环路的感抗对阻抗起主导作用。
去耦原理
如上图，去耦的原理就是通过电容构造两个环路。小环路感抗低，高频电流分量走小环路回路。然后低频成分走左边的大环路，电阻起主导作用，增大导线宽度即可减少电阻，进而减少总阻抗。
多个退耦电容
当然每个负载都要构造小环路，使得干路为低频，支路为高频电流。那么接下来就要面对实际操作中所遇到的问题了？
（1）退耦电容选多大？选哪种类型的电容？
然而实际的电容，不是理想器件，存在电阻（ESR)和电感（ESL），它实际的等效模型如上图中间所示，而这三部分的值与电容的类型、封装都有很大的关系。即使是同一系列的电容，具有相同的封装和相同的结构，其二阶阻抗随频率的变化特性也不同，如上图右边的曲线簇。这个想要理解就得补补电路分析了。[回头恶补串联谐振电路分析吧]
这里直接说结论：通过曲线簇，我们会发现：大电容，谐振点越靠左且低，阻抗较低，在比较低的频率下就表现出了电感特性，无法旁路高频电流。对于小电容，谐振点越靠右且高，在高频的情况下也表现出电容的特性，可以较好地旁路高频电流，但其阻抗较大，会造成大的压降。因此实际用用中采用两者的并联来作为滤波电容。
并联电容的谐振效应
在对高频电流旁路过程中，大电容C1呈现电感特性，等效成电感，小电容C2呈现电容特性，这样就构成了并联谐振电路，在谐振点处，电路阻抗特别大，呈现开路，无法过滤高频电流。[这里想要深入理解还得恶补电路分析的并联谐振电路分析]。为了避免谐振影响滤波不建议三个数量级以上的电容并联。[这里想再深入就是分析PRD阻抗]
陶瓷电容的偏压效应
要考虑进去偏压，使得在电容变小后退耦电路仍满足要求。
(2）退耦电容摆在那里？
退耦电容摆放位置
退耦电容与芯片围成的高频环路应该尽可能小，可以减少旁路回路的阻抗。
退耦电容摆放位置
当多个电容并联式，尽可能使小电容靠近负载芯片。
————————————————
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
原文链接：https://blog.csdn.net/weixin_39912966/article/details/145009520
|
楼主
标题置顶
标题高亮
