(1) 降低主频
适用场景：任务无需高性能时（如传感器轮询、简单逻辑控制）。
实现方式：
动态调整CPU频率（DVFS技术），例如从48MHz切换至4MHz。
使用低功耗模式下的低频时钟源（如内部RC振荡器）。
效果：
主频降低50%，动态功耗近似降低50%。
某些MCU在1MHz下的功耗可低至10μA/MHz。
(2) 关闭未用时钟
关键操作：
禁用未使用外设的时钟（如关闭ADC、I2C的时钟树分支）。
在低功耗模式（如Stop模式）中关闭高速时钟源（HSE、HSI）。
效果：
外设时钟关闭后，其动态功耗降为0。
例如，关闭SPI模块的时钟可能减少数十μA的电流。
(3) 选择低功耗时钟源
高频时钟源（如外部晶振HSE）：
精度高，但功耗大（例如8MHz晶振可能消耗500μA）。
低频时钟源（如内部RC振荡器LSI/MSI）：
功耗极低（如STM32的MSI时钟在100kHz时仅需几μA），但精度较差。
策略：
在运行模式使用外部高速时钟，进入低功耗模式前切换到内部低速时钟。
(4) 分频器优化
原理：通过预分频器降低外设时钟频率（如定时器、ADC）。
示例：
将定时器时钟从48MHz分频至1MHz，功耗降低48倍。
ADC时钟分频至最低允许值（如1MHz），减少转换期间的动态功耗。
|
楼主
标题置顶
标题高亮
