G4的双ADC同步采样，为什么结果差这么多？

发表于 2025-5-20 18:00

双ADC模式可能未正确启用。

发表于 2025-5-20 18:08

ADC未校准或校准不正确？

发表于 2025-5-20 19:00

在双ADC模式下，通常需要一个主ADC和一个从ADC。建议检查主从ADC的配置是否正确，尤其是触发和同步信号的传递。

发表于 2025-5-20 22:00

检查软件中读取和处理ADC数据的逻辑是否正确。如在读取数据时有没有遗漏或错误解析。

发表于 2025-5-20 22:00

中断处理函数或DMA回调函数中有没有错误，尤其是数据存储和处理的逻辑。

发表于 2025-5-20 23:00

参考电压是否稳定。

发表于 2025-5-31 23:52

没进中断。

发表于 2025-6-4 09:27

双ADC同步采样结果差异大的根本原因可能是硬件差异、软件配置错误或外部干扰。

发表于 2025-6-4 10:12

双 ADC 的增益 / 偏移校准参数不一致，或未进行校准。

发表于 2025-6-4 11:07

如果两个ADC的触发源不同步，可能导致采样时刻存在延迟，从而影响采样结果。

发表于 2025-6-4 12:07

在输入信号源与 ADC 之间添加 RC 滤波（如 R=100Ω，C=10nF），抑制高频噪声。

发表于 2025-6-4 12:42

ADC对电源噪声非常敏感，如果电源波动或噪声较大，可能导致采样值不稳定。

发表于 2025-6-4 13:52

执行ADC校准，并补偿增益/偏移误差。

发表于 2025-6-4 14:44

如果两个ADC的时钟源不同或时钟频率不一致，会导致采样时刻存在微小偏差，从而造成采样结果差异。

发表于 2025-6-4 15:37

减少电源噪声、电磁干扰和温度影响。

发表于 2025-6-4 16:35

双 ADC 输入通道的走线长度、宽度一致，避免串扰。

发表于 2025-6-4 17:22

双 ADC 共享同一参考电压源，并在 PCB 布局上确保参考电压路径对称。

发表于 2025-6-5 13:21

在 ADC 电源引脚（VDD、VDDA）附近放置 100nF 陶瓷电容 + 10μF 电解电容，降低电源纹波。

发表于 2025-6-5 15:57

输入阻抗匹配、VREF稳定、时钟同步和PCB布局一致。

发表于 2025-6-6 11:18

模拟信号走线过长或靠近数字信号，可能导致电磁干扰（EMI），影响采样精度。

[STM32G4] G4的双ADC同步采样，为什么结果差这么多？