一.电源设计
1.1芯片选型与电路设计解析
DC-DC电源模块的核心是MP4420H芯片，其输入电压范围为4V-36V，输出电压可调范围为0.8V-32.4V，最大输出电流为2A，完全满足12V转3.3V/2A的需求。该芯片采用同步BUCK架构，内置双开关管，开关频率为450kHz，支持软启动和热关断保护功能。
MP4420H的引脚功能如下：
PG：开漏输出，当输出电压达到标称值的90%时输出高电平。
IN：电源输入引脚，需连接储能和去耦电容。
SW：开关输出引脚，连接电感和自举电路。
GND：接地端。
BST：自举引脚，需在SW和BST之间连接电容和20Ω电阻以驱动上管开关。
EN/SYNC：使能或同步控制引脚。
VCC：偏置电压引脚，需连接0.1μF~0.22μF去耦电容。
FB：反馈引脚，用于输出电压调节。
1.2输入电容选型
输入电容的作用是储能和滤波，防止大电流需求时电压跌落。选型需注意：
耐压值：至少为输入电压的1.5倍（12V输入需18V以上）。
容值计算：
其中，( I_{\text{out}} = 2A )，( f_s = 450kHz )，( V_{\text{out}} = 3.3V )，( V_{\text{in}} = 12V )。
选用22μF电容时，纹波电压为44mV。实际采用两个10μF/25V陶瓷电容（C1、C2）并联，再并联一个10nF/25V电容（C3）滤除高频噪声。
1.3输出电容选型
输出电容需满足低ESR和足够容值，以减小纹波和振荡：
容值计算：
通常选择计算值的1.2-2倍。实际选用两个100μF/16V陶瓷电容并联，再并联一个100nF/16V电容滤除高频纹波。
ESR要求：陶瓷电容的ESR远低于电解电容，更适合高频开关电源。
1.4电感选型
电感的作用是储能和稳定电流，LC滤波电路平滑输出电压：
电感值计算：
其中，( \Delta I_L )为电感电流纹波，通常为最大电流的30%。计算值为8μH，实际选用10μH/5A贴片电感。
电流额定值：需超过负载电流的25%（2A负载需至少2.5A额定电流）。
1.5电阻选型
使能电阻（R1）：
选择R1=100KW。
EN/SYNC引脚需通过电阻连接到输入电压，电流需小于150μA：
反馈电阻（R3、R4）：
MP4420H通过分压电阻调节输出电压，内部基准电压为0.8V：
已知( V_{\text{out}} = 3.3V )，推荐R3为41.3kΩ，计算得R4为13kΩ。
环路带宽电阻（R2）：
R2与R3共同设置环路带宽，需小于开关频率的1/10（即45kHz）。数据手册推荐R2为51kΩ。
1.6自举电路设计
自举电容（C5）和电阻（R5）用于驱动上管开关：
电容值：通常为0.1μF~1μF，需根据开关频率选择。
电阻值：推荐20Ω以降低SW引脚尖峰电压。
1.7关键设计注意事项
布局与散热：
输入电容尽量靠近IN引脚，输出电容靠近负载。
SW引脚走线短而宽，减少寄生电感。
大电流路径避免直角走线。
稳定性优化：
反馈电阻分压点远离噪声源。
必要时可在FB引脚添加小电容（如10pF）滤除高频干扰。
测试验证：
上电前检查输入极性及短路。
测量输出电压纹波和负载调整率，确保满足设计要求。
二.电源测试
2.1电源测试的核心概念
电源测试中的关键指标是电源PDN（电源分配网络）和纹波噪声。PDN指从稳压模块到芯片之间的供电路径，包括PCB走线、封装引线和芯片内部电源网络。当负载电流快速变化时，供电网络因寄生参数（如电感、电阻）会产生电压波动，形成电源噪声。开关电源还会因开关动作产生固定频率的纹波。
纹波和噪声的区别在于：纹波是开关电源固有的周期性波动，频率与开关频率相关；噪声则是高频随机波动，由芯片高速切换、寄生参数或电磁干扰引起。实际测量中，纹波通常在电源模块输出端测得，而噪声在芯片供电引脚处测量。
2.2测试设备与基本要求
测量电源噪声需使用高带宽示波器（建议500MHz以上）和低环路电感探头。测试时需注意：
示波器底噪和分辨率（推荐12位ADC以减小量化误差）
探头接地方式（缩短地线环路）
测试点选择（靠近芯片供电引脚）
负载条件（锁定CPU/GPU最高频率）
例如，某DDR3电源要求噪声小于±1%（1.5V电源对应30mV峰峰值），需通过以下配置保证精度：
示波器垂直刻度设置为最小档位
采样率≥500MS/s
采样时间≥1ms
带宽限制1GHz
2.3常见测试方法对比
2.3.1无源探头DC耦合法
操作步骤
示波器设置为DC耦合、1MΩ阻抗，通过Offset去除直流分量。探头地线需尽量缩短，推荐用弹簧接地针或直接焊接地线。
优缺点
优点：无需额外设备
缺点：地线环路易引入高频干扰
2.3.2同轴线隔直法
操作步骤
使用50Ω同轴线连接测试点，示波器端接50Ω阻抗。外接10μF隔直电容滤除直流分量。
优缺点
优点：阻抗匹配减少反射
缺点：低频信号（<2kHz）可能丢失
2.3.3差分探头法
操作步骤
差分探头串联隔直电容，示波器设置为DC耦合。若电压超标，可启用10倍衰减扩大Offset范围。
优缺点
优点：隔离地环路干扰
缺点：成本较高，需注意共模抑制比
2.4关键影响因素分析
探头带宽
高频噪声测量需探头带宽≥被测信号最高频率的3倍。例如测100MHz噪声需300MHz以上探头。
接地方式
鳄鱼夹地线环路面积大（等效电感约100nH），引入的噪声可达： [ V_{noise} = L \cdot \frac{di}{dt} ] 改用弹簧接地可将电感降至1nH以下。
量化误差
8位ADC示波器在200mV/档时量化误差为0.78mV，而12位ADC可降至0.05mV。
2.5实测案例解析
12V输入/3.3V输出的电源模块测试为例：
输入纹波测试
AC耦合测得纹波为40mV峰峰值
主要成分为100kHz开关频率及其谐波
输出噪声测试
全带宽测得最大噪声42mV
时间轴扩展后可见3.96mV的高频噪声
问题定位
若噪声超标，可检查：
去耦电容布局（尽量靠近芯片）
电源平面分割是否合理
负载瞬态响应特性
2.6实用建议
测试点选择
优先选择距离PMU最远的芯片电源引脚，此处噪声最显著。
参数设置
时间轴：覆盖多个开关周期（如10μs/div）
触发模式：设为正常触发避免漏波
改进设计
增加局部去耦电容（如0.1μF+10μF组合）
优化电源平面与地平面间距（建议≤4mil）
通过系统化测试与设计优化，可显著提升电源稳定性，满足现代芯片对低噪声、高响应的需求。
————————————————
版权声明：本文为CSDN博主「brave and determined」的原创文章，遵循CC 4.0 BY-SA版权协议，转载请附上原文出处链接及本声明。
原文链接：https://blog.csdn.net/weixin_43260261/article/details/149709383
|
