[color=rgba(0, 0, 0, 0.9)] 本博客主要交流[color=rgba(0, 0, 0, 0.9)]NVMe[color=rgba(0, 0, 0, 0.9)]设计思路，在本博客已给出相关博文几十篇，希望对初学者有用。注意这里只是抛砖引玉，切莫认为参考这就可以完成可靠[color=rgba(0, 0, 0, 0.9)]IP[color=rgba(0, 0, 0, 0.9)]设计。商用IP请看最下面B站视频，里面有相关信息。
[color=rgba(0, 0, 0, 0.9)]
NVMe 子系统模型是用来模拟 NVMe 子系统的功能仿真模型。 在当前的技术背景下， 单一的存储设备难以满足巨大的存储容量和速度需求， 因此很多存储系统都采用 PCIe 交换机来拓展链路， 或通过 RAID 技术来提升存储性能， 这些都使 PCIe 链路拓扑结构变得更加复杂。 此外基于 PCIe 的 NVMe 协议在执行过程中需要通过 PCIe链路与主机控制器完成大量的指令和数据交互， 这使得如何在仿真环境下模拟复杂拓扑链路中的 NVMe 存储设备功能成为急需解决的关键问题。 因此本课题提出 NVMe子系统模型的设计理念， 并将其整合到验证平台中， 使 NoP 逻辑加速引擎能够在较复杂存储子系统中做系统性的功能验证， 同时降低了设计与验证的迭代成本。
NVMe 子系统模型由模块化的关键组件构成， 主要包含驱动器、 桥设备模型、NVMe 设备模型。 不带交换设备的最小 NVMe 子系统模型如图 1 所示。 带有交换设备的最小 NVMe 子系统模型如图 2 所示。在构建测试平台的过程中， 可以根据需求在最小存储子系统模型的基础上添加组件来构建合适的 PCIe 链路拓扑结构。
图1 最小 NVMe 子系统模型
图2 最小 NVMe 子系统模型
B站已给出相关性能的视频，如想进一步了解，请搜索B站用户：专注与守望
链接：https://space.bilibili.com/585132944/dynamic?spm_id_from=333.1365.list.card_title.click
|
本帖子中包含更多资源
您需要 登录 才可以下载或查看，没有账号？注册
×
|
