@21小跑堂
做硬件电路设计，肯定要考虑防反故障，一般这个时候，最简单的应用就是二极管。但是在功率大的时候，二极管就会有较大功耗，发热就会严重。
这个时候就要改变设计思路，显然使用MOS管，导通的时候，利用其体二极管导通，后面再用MOS的沟道低阻抗特性，旁路体二极管，就可以大大降低功耗。
这个思路，在B站上看到一个方案,其工作原理如下:
先定义一些前提条件，Q1的体二极管压降Vf=0.7V，Q16.1和Q16.2是一对对管三极管，两个三极管的参数完全一致，BE结压降也是0.7V.
Ø 当正向导通的时候，先利用Q1的体二极管，输出电压Vin-0.7V
Ø 同时Q16.1也导通，那么b点电压也是Vin-0.7V
Ø 此时Q16.2的BE之间压降就是0V，显然Q16.2是不能导通的。原理可行
Ø 当出现反向电压的时候，Q16.2通过R29导通，b点电压是Vint-0.7V
Ø 此时Q16.1的BE截止，Q16.1不导通，实现反向截止
但在网络上看到有些讨论，认为在PMOS导通后，输出电流就不会走体二极管，输出电压也就不是Vin-0.7V, 而是Vin-Rds*Iout。
那么Q16.2的BE压降就是VBE-Rds*Iout。在特殊场景，就有可能让其BE压降满足导通条件。
本来是要Q16.2截止，就会让Q16.2导通的。那么Q15的栅极电压会上升，Q15会截止，就只能依靠体二极管导通。
最后Q15不断在体二极管导通和沟道导通的状态中切换，实现不了降低功耗的效果。
但事实会是这个结果吗？
通过仿真，还是可以清晰的看到，输入输出压差是13mV，PMOS是导通的。
出现这个现象，主要是电路中Q2的特殊作用，尽管其C-B短接，不是仅仅起到二极管的作用，而是让Q1工作在临界饱和状态，会极大降低基极电流；
在当前电路中，流过R1的电流是Q2的集电极电流加两个三极管的基极电流
所以Q1即使有一些基极电流流过，设计合适的R2，也只会让Q1工作在放大区，从而保证PMOS的栅极电压足够低，可以满足PMOS导通条件。
最后即使Q1和Q2参数有离散性，不足够匹配，也能确保PMOS导通。
但这个电路还有一些不足之处，就是输入电压大于20V，会导致MOS的GS电压超过限制电压，所以在GS之间增加一个分压电阻。
第三个不足之处，就是反接的时候，Q2的BE需要承受反向电压。所以要并联一个旁路，降低反接时候输出电压的限制。一般都是用一个二极管串联限流电阻。实现对Q1的防护。
现在改善为这个电路，基本就可以满足反接防护的效果。
那么还有一种改进，直接将Q1,D1,R5整合到一起，也可以实现。个人认为这种方式效果更好，肖特基二极管压降可定小于BE之间的压降。
这种方式，是否效果更好，可以一起讨论。
当然这些电路仅仅是做原理讨论，毕竟现在有很多现成的芯片，比如TI公司的LM74700，LM5050的芯片，直接是理想二极管芯片，用于控制NMOS，实现更大输出电流的控制，AECQ-100的车规芯片。而且外接的NMOS的价钱还比PMOS的价格低。反向截止时间都是ns级别，响应动作更快。
在可靠性要求高的场合，直接用芯片是更好的选择。
